集成电路上电测试方法、装置、存储介质及电子设备与流程

文档序号:20917461发布日期:2020-05-29 13:43阅读:来源:国知局

技术特征:

1.一种集成电路上电测试方法,其特征在于,包括:

获取待测试集成电路的上电测试参数,并获取多种上电测试波形;

利用所述上电测试参数为所述多种上电测试波形进行参数赋值以得到多种上电测试用例;

使用所述多种上电测试用例对所述待测试集成电路进行上电测试。

2.根据权利要求1所述的集成电路上电测试方法,其特征在于,获取待测试集成电路的上电测试参数,包括:

获取待测试集成电路的目标电压和上电时间。

3.根据权利要求2所述的集成电路上电测试方法,其特征在于,获取待测试集成电路的上电测试参数,还包括:

获取待测试集成电路的电压阶跃数量。

4.根据权利要求3所述的集成电路上电测试方法,其特征在于,获取待测试集成电路的电压阶跃数量,包括:

获取电压阶跃最大值和电压阶跃最小值;

随机选取所述电压阶跃最大值与所述电压阶跃最小值之间的数值作为所述电压阶跃数量。

5.根据权利要求3所述的集成电路上电测试方法,其特征在于,利用所述上电测试参数为所述多种上电测试波形进行参数赋值以得到多种上电测试用例,包括:

利用所述目标电压和所述电压阶跃数量计算得到单次电压阶跃高度;

利用所述上电时间和所述电压阶跃数量计算得到单次电压阶跃时间;

利用所述单次电压阶跃高度和所述单次电压阶跃时间为所述多种上电测试波形进行参数赋值以得到多种上电测试用例。

6.根据权利要求1所述的集成电路上电测试方法,其特征在于,获取多种上电测试波形,包括:

获取多种初始波形以及多种噪声波形;

利用所述初始波形和所述噪声波形叠加得到所述多种上电测试波形。

7.根据权利要求6所述的集成电路上电测试方法,其特征在于,所述初始波形和所述噪声波形均为阶跃电压波形。

8.根据权利要求6所述的集成电路上电测试方法,其特征在于,获取多种初始波形以及多种噪声波形,包括:

从预设的测试波形库中随机选取多种初始波形和多种噪声波形。

9.根据权利要求1-8中任意一项所述的集成电路上电测试方法,其特征在于,使用所述多种上电测试用例对所述待测试集成电路进行上电测试,包括:

对所述多种上电测试用例进行有序排列以形成一测试序列;

按照所述测试序列依次使用各个所述上电测试用例对所述待测试集成电路进行上电测试;

若当前上电测试用例的测试结果为测试失败,则继续使用所述测试序列中的下一上电测试用例进行上电测试。

10.根据权利要求1-8中任意一项所述的集成电路上电测试方法,其特征在于,使用所述多种上电测试用例对所述待测试集成电路进行上电测试,包括:

对所述多种上电测试用例进行有序排列以形成一测试序列;

按照所述测试序列依次使用各个所述上电测试用例对所述待测试集成电路进行上电测试;

若当前上电测试用例的测试结果为测试失败,则停止对所述测试序列中的剩余上电测试用例进行上电测试。

11.一种集成电路上电测试装置,其特征在于,包括:

获取模块,被配置为获取待测试集成电路的上电测试参数,并获取多种上电测试波形;

赋值模块,被配置为利用所述上电测试参数为所述多种上电测试波形进行参数赋值以得到多种上电测试用例;

测试模块,被配置为依次使用所述多种上电测试用例对所述待测试集成电路进行上电测试。

12.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1-10中任意一项所述的集成电路上电测试方法。

13.一种电子设备,其特征在于,包括:

处理器;

存储器,用于存储所述处理器的可执行指令;

其中,所述处理器被配置为经由执行所述可执行指令来执行权利要求1-10中任意一项所述的集成电路上电测试方法。


技术总结
本公开涉及一种集成电路上电测试方法、集成电路上电测试装置、存储介质及电子设备。本公开实施例提供的集成电路上电测试方法包括:获取待测试集成电路的上电测试参数,并获取多种上电测试波形;利用所述上电测试参数为所述多种上电测试波形进行参数赋值以得到多种上电测试用例;使用所述多种上电测试用例对所述待测试集成电路进行上电测试。本公开实施例提供的集成电路上电测试方法可以形成多种上电测试用例,进而可以对集成电路的各种上电情形进行模拟。

技术研发人员:不公告发明人
受保护的技术使用者:长鑫存储技术有限公司
技术研发日:2018.11.22
技术公布日:2020.05.29
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1