本实用新型涉及服务器通信技术领域，尤其是一种slimline连接器转CDFP连接器的Riser卡。
背景技术：
客户IO扩展需求的不断增加导致IO扩展箱内的连接器呈现出多样化的趋势，CDFP就是一种较为常见的连接器，然而现有技术中带有slimline连接器的主机系统和含有CDFP连接器的IO扩展箱之间的通信信号质量不稳定。
技术实现要素：
本实用新型的目的是提供一种slimline连接器转CDFP连接器的Riser卡，实现带有slimline连接器的主机系统和含有CDFP连接器的IO扩展箱之间的通信。
为实现上述目的，本实用新型采用下述技术方案：
一种slimline连接器转CDFP连接器的Riser卡，包括与主机系统连接的第一slimline高速连接器和第二slimline高速连接器、与IO扩展箱连接的CDFP高速连接器；第一slimline高速连接器的发送端分别与第一中继器芯片的输入端和第二中继器芯片的输入端连接；第一slimline高速连接器的发送端分别与第一中继器芯片的输入端和第二中继器芯片的输入端连接；第一中继器芯片的输出端和第二中继器芯片的输出端分别与CDFP高速连接器的输入端连接；第二slimline高速连接器的发送端分别与第三中继器芯片的输入端和第四中继器芯片的输入端连接；第三中继器芯片的输出端和第四中继器芯片的输出端连接。
进一步地，第一slimline高速连接器的输出端与烧录存储芯片连接，第二slimline高速连接器的输出端与烧录存储芯片连接。
进一步地，第一slimline高速连接器的输出端与服务器header连接，第二slimline高速连接器的输出端与服务器header连接。
进一步地，第一中继器芯片的下载端口与烧录存储器连接，第一中继器芯片的读写使能引脚与服务器header连接，第一中继器芯片的烧录完成引脚与第二中继器芯片的读写使能引脚连接，第二中继器芯片的烧录完成引脚与第一信号灯连接。
进一步地，第三中继器芯片的下载端口与烧录存储器连接，第三中继器芯片的读写使能引脚与服务器header连接，第三中继器芯片的烧录完成引脚与第四中继器芯片的读写使能引脚连接，第四中继器芯片的烧录完成引脚与第二信号灯连接。
实用新型内容中提供的效果仅仅是实施例的效果，而不是实用新型所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
本实用新型完成带有slimline连接器的主机系统和含有CDFP连接器的IO扩展箱之间的通信。为了防止通信线路太长而导致信号质量下降，专利设计中还添加了线性redriver改善型号质量。
附图说明
图1是本实用新型转接卡结构示意图；
图2是第一中继器芯片和第二中继器芯片引脚连接原理图；
图3是第三中继器芯片和第四中继器芯片引脚连接原理图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本实用新型进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。此外，本实用新型可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本实用新型省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本实用新型。
如图1所示，Riser卡上包含两个slimline X8的高速连接器，通过cable和主机系统的slimeline连接器连接，还有一个CDFP高速连接器，也通过线缆和IO扩展箱内的CDFP高速连接器相连。为了防止PCB走线和两端线缆过长等影响信号质量，riser卡的所有PCIe TX和RX信号都需要经过线性redriver。Riser卡包括与主机系统连接的slimline1和slimline2、与IO扩展箱连接的CDFP高速连接器；slimline1的发送端分别与redriver_1的输入端和redriver_2的输入端连接；slimline1的发送端分别与redriver_1的输入端和redriver_2的输入端连接；redriver_1的输出端和redriver_2的输出端分别与CDFP高速连接器的输入端连接；slimline2的发送端分别与redriver_3的输入端和redriver_4的输入端连接；redriver_3的输出端和redriver_4的输出端连接。
slimline1的输出端与烧录存储芯片连接，slimline2的输出端与烧录存储芯片连接。slimline1的输出端与服务器header连接，slimline2的输出端与服务器header连接。
如图2所示，redriver_1的下载端口与烧录存储器连接，redriver_1的读写使能引脚与服务器header连接，redriver_1的烧录完成引脚与redriver_2的读写使能引脚连接，redriver_2的烧录完成引脚与LED1连接。
如图3所示，redriver_3的下载端口与烧录存储器连接，redriver_3的读写使能引脚与服务器header连接，redriver_3的烧录完成引脚与redriver_4的读写使能引脚连接，redriver_4的烧录完成引脚与LED2连接。
Redriver_1和Redriver_2分别整合来自主机系统slimline连接的的PCIE TX信号，Redriver_3和Redriver_4分别整合来自IO扩展箱的PCIERX信号。Redriver_1和Redriver_2的配置参数相同，Redriver_3和Redriver_4配置参数相同。Redriver参数烧录首先通过header将烧录文件存储到对应的EEPROM中，然后令redriver处于SMBus Master模式，从EEPROM里load配置参数。load配置参数采用菊花链型，即Redriver_1和Redriver_3的ALL_Done_L信号分别接给DS80PCI810_2和DS80PCI810_4READ_EN_L信号。由于Redriver_1和Redriver_3的READ_EN_L信号直接拉低有效，开始烧录，完成烧录后会将ALL_Done_L拉低，并使能下一个芯片，使其开始烧录，当Redriver_2和Redriver_4烧录完成后ALL_Done_L拉低，使led灯点亮，完成全部redriver的烧录。图2只给出了Redriver_1和Redriver_3READ_EN_L和ALL_Done_L信号连接。
上述虽然结合附图对本实用新型的具体实施方式进行了描述，但并非对本实用新型保护范围的限制，所属领域技术人员应该明白，在本实用新型的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本实用新型的保护范围以内。