一种基于申威411处理器的CPCI主控板的制作方法

本实用新型涉及主控板技术领域，特别是涉及一种基于申威411处理器的CPCI主控板。

背景技术：

近几十年中，由于计算机的快速发展，人类的生活方式被极大地改变。在工业控制 及生产过程中，计算机也得到了广泛的应用，这就是工业计算机。所谓工业计算机，简单的来说，就是把计算机应用在工业控制及生产过程中，也正是由于应用在了工业控制及生产 过程中，工业计算机被赋予了和普通的计算机不同的特点。随着我国信息化发展逐步深入， 信息安全问题日益严重。

目前，现有市场上CPCI（Compact Peripheral Component Interface，紧凑型外设接口）主控板设计方案主要采用国外处理器芯片（如Intel和Freescale芯片）方案，无法从核心上做到风险安全自主可控，存在信息安全隐患。而采用国产芯片设计方案的主板可选择性较少，部分运算处理能力不强，或者搭载各处理器厂商自己定制的套片开发设计的，在稳定性、可靠性、灵活性及应用推广方面存在一定的缺陷和不足。

技术实现要素：

市面上6U CPCI主控板主要采用国外处理器芯片方案，无法从核心上实现信息完全自主可控；而少量采用国产处理器方案的主板运算处理能力不强，只适用于对运算处理能力要求不高的场景，且因使用的各处理器厂商自己定制的套片开发设计的，不灵活，适配性差。

随着国家对信息安全的进一步重视，在军事、工业控制等关键领域实行关键设备的国产化替换升级，CPCI作为高集成的工业计算机架构，可以不外接线缆实现系统扩展以及面向应用定制的方案，客户可以从复杂的设计中解脱出来，无需兼顾单板计算机的设计和维护，从而可以集中精力关注自己的核心业务。而CPCI标准，具有高灵活性、开发周期短、使产品快速推向市场、良好的互换性、知识再利用、稳定可靠等优势。

为了解决国外处理器应用在CPCI主控卡领域的信息安全问题及少量国产处理器运用于CPCI主控板而运算处理能力弱、稳定性和可靠性不高等问题，本实用新型采用一种基于申威高性能处理器的CPCI主控板的设计，解决了工控机领域对信息安全和性能要求及稳定性兼顾的难题。

本实用新型提出了着力于构建国产申威处理器的CPCI主控板的设计，实现了国产申威处理器搭载南桥CS5536首次运用于CPCI架构，其主要体现在：将申威411处理器与PCIE Switch及南桥CS5536配合，实现6U CPCI主控板的整体设计。

为了实现上述目的，本实用新型提供了以下技术方案：

本实用新型提供的一种基于申威411处理器的CPCI主控板，包括供电的直流电源以及申威处理器、PCIE Switch、PCIE to PCI Bridge、South Bridge、FPGA和CPCI连接器，申威处理器分别与PCIE Switch、FPGA和CPCI连接器连接，PCIE to PCI Bridge分别与PCIE Switch和South Bridge连接，CPCI连接器还分别与PCIE Switch、PCIE to PCI Bridge、South Bridge和FPGA连接。

其中，申威处理器采用申威411处理器，其集成有1路DDR3接口、1路自定义维护接口及2路PCIEx8总线接口，其经DDR3接口连接有DDR3，经自定义维护接口连接至FPGA，经1路PCIEx8总线接口连接至PCIE Switch，经1路PCIEx8总线接口引出CPCI接口。

进一步地，PCIE Switch将1路PCIEx8总线扩展成8路PCIEx1，其经1路PCIEx1连接至PCIE to PCI Brid ge，经1路PCIEx1连接有SATA控制器，经1路PCIEx1连接有显示控制器以引出VGA接口，经1路PCIEx1引出PCIE接口，经4路PCIE x1连接有第一网络控制器以引出4路网口。

又进一步地，第一网络控制器引出4路10/100/1000兆网口，分别从前面板和CPCI引出。

又进一步地，FPGA配置有Flash，其经I2C总线连接至DDR3，其通过配置第二网络控制器以引出100Mbps的Console网口，其还引出1路RS接口和1路PS/2接口。

又进一步地，FPGA还配置有温度传感器，其通过I2C总线连接至温度传感器。

又进一步地，South Bridge经PCI总线连接至PCIE to PCI Bridge，经LPC总线连接至FPGA，经SM Bus连接有EEPROM，其还引出2路串口和2路USB接口。

再进一步地，PCIE to PCI Bridge引出1路32bit/33MHz的CPCI接口。

更进一步地，PCIE Switch配置有包括电阻、去耦电容及EEPROM的外围电路。

作为一选项，显示控制器通过配置VGA分配器连接至2个VGA接口，以实现2路VGA输出。

与现有技术相比，本实用新型具有以下优点：

本实用新型的一种基于申威411处理器的CPCI主控板，将申威411处理器与PCIE Switch及南桥CS5536配合，实现6U CPCI主控板的整体设计；而且，利用FPGA实现上下电时序控制、平台的维护、BMC功能，以及实现CPU对Flash底层固件的加载过程；而且，可实现双显示。

下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。

附图说明

图1为本实用新型的实施例1的结构示意图；

图2为本实用新型的实施例2的结构示意图；

图3为本实用新型的实施例3的结构示意图。

具体实施方式

以下结合附图对本实用新型的实施例进行说明，应当理解，此处所描述的实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。

下述先对主控板的各组成器件及连接进行说明，见下述实施例1-3，之后，再对实施例1-3的原理进行更具体的说明。

实施例1

如图1所示，本实施例提供的一种基于申威411处理器的CPCI主控板，包括供电的直流电源以及申威处理器、PCIE Switch、PCIE to PCI Bridge、South Bridge、FPGA和CPCI连接器，申威处理器分别与PCIE Switch、FPGA和CPCI连接器连接，PCIE to PCI Bridge分别与PCIE Switch和South Bridge连接，CPCI连接器还分别与PCIE Switch、PCIE to PCI Bridge、South Bridge和FPGA连接。

其中，申威处理器采用申威411处理器（CPU SW411），其集成有1路DDR3接口、1路自定义维护接口及2路PCIEx8总线接口，其经DDR3接口连接有DDR3，经自定义维护接口连接至FPGA，经1路PCIEx8总线接口连接至PCIE Switch，经1路PCIEx8总线接口引出CPCI接口。

PCIE Switch将1路PCIEx8总线扩展成8路PCIEx1，其经1路PCIEx1连接至PCIE to PCI Brid ge，经1路PCIEx1连接有SATA控制器（SATA Controller），经1路PCIEx1连接有显示控制器（Display Controller）以引出VGA接口，经1路PCIEx1引出PCIE接口，经4路PCIE x1连接有第一网络控制器（ETH Controller）以引出4路网口。

第一网络控制器引出4路10/100/1000兆网口，分别从前面板和CPCI引出。

FPGA配置有Flash，其经I2C总线连接至DDR3的SPD配置，其通过配置第二网络控制器以引出100Mbps的Console网口，其还引出1路RS232接口和1路PS/2接口。

FPGA还配置有温度传感器，其通过I2C总线连接至温度传感器，以对主控板进行温度监测。

South Bridge经PCI总线连接至PCIE to PCI Bridge，经LPC总线连接至FPGA，经SM Bus连接有EEPROM，其还引出2路串口和2路USB接口。

PCIE to PCI Bridge引出1路32bit/33MHz的CPCI接口（CPCI interface）。

PCIE Switch配置有包括电阻、去耦电容及EEPROM等的外围电路。

显示控制器引出1个VGA接口，VGA接口从后传输接口处引出，以从后传输接口处插接，实现1路VGA输出。

此时，CPCI连接器包括前面板接口和后传输接口，参见图1，前面板接口包括PS2KB/Ms接口、Console网口（RJ45）、VGA接口、2xUSB接口、2x串口及2x网口（RJ45），后传输接口包括RS接口、CPCI接口（PCIex8）、PCIE接口、2x网口（RJ45）及CPCI接口（32bit/33MHZ）。

如上，该主控板将申威411处理器与PCIE Switch及南桥CS5536配合，实现6U CPCI主控板的整体设计，而且，利用FPGA实现上下电时序控制、平台的维护、BMC功能，以及实现CPU对Flash底层固件的加载过程。

实施例2

如图2所示，本实施例与实施例1的区别在于：将显示控制器引出的1个VGA接口设置于前面板处，VGA接口从前面板处引出，以从前面板处插接，实现1路VGA输出。除此之外，其他特征与实施例1相同。

如此，该主控板将申威411处理器与PCIE Switch及南桥CS5536配合，实现6U CPCI主控板的整体设计，而且，利用FPGA实现上下电时序控制、平台的维护、BMC功能，以及实现CPU对Flash底层固件的加载过程。

实施例3

如图3所示，本实施例提供的一种基于申威411处理器的CPCI主控板，包括供电的直流电源以及申威处理器、PCIE Switch、PCIE to PCI Bridge、South Bridge、FPGA和CPCI连接器，申威处理器分别与PCIE Switch、FPGA和CPCI连接器连接，PCIE to PCI Bridge分别与PCIE Switch和South Bridge连接，CPCI连接器还分别与PCIE Switch、PCIE to PCI Bridge、South Bridge和FPGA连接。

其中，申威处理器采用申威411处理器（CPU SW411），其集成有1路DDR3接口、1路自定义维护接口及2路PCIEx8总线接口，其经DDR3接口连接有DDR3，经自定义维护接口连接至FPGA，经1路PCIEx8总线接口连接至PCIE Switch，经1路PCIEx8总线接口引出CPCI接口。

PCIE Switch将1路PCIEx8总线扩展成8路PCIEx1，其经1路PCIEx1连接至PCIE to PCI Brid ge，经1路PCIEx1连接有SATA控制器（SATA Controller），经1路PCIEx1连接有显示控制器（Display Controller）以引出VGA接口，经1路PCIEx1引出PCIE接口，经4路PCIE x1连接有第一网络控制器（ETH Controller）以引出4路网口。

第一网络控制器引出4路10/100/1000兆网口，分别从前面板和CPCI引出。

FPGA配置有Flash，其经I2C总线连接至DDR3的SPD配置，其通过配置第二网络控制器以引出100Mbps的Console网口，其还引出1路RS232接口和1路PS/2接口。

FPGA还配置有温度传感器，其通过I2C总线连接至温度传感器，以对主控板进行温度监测。

South Bridge经PCI总线连接至PCIE to PCI Bridge，经LPC总线连接至FPGA，经SM Bus连接有EEPROM，其还引出2路串口和2路USB接口。

PCIE to PCI Bridge引出1路32bit/33MHz的CPCI接口（CPCI interface）。

PCIE Switch配置有包括电阻、去耦电容及EEPROM等的外围电路。

显示控制器通过配置VGA分配器（VGA Divider）连接至2个VGA接口，以实现2路VGA输出，实现双显示。其中，一个VGA接口作为前面板接口，另一个作为后传输接口。

此时，CPCI连接器包括前面板接口和后传输接口，参见图3，前面板接口包括PS2KB/Ms接口、Console网口（RJ45）、VGA接口、2xUSB接口、2x串口及2x网口（RJ45），后传输接口包括RS接口、VGA接口、CPCI接口（PCIex8）、PCIE接口、2x网口（RJ45）及CPCI接口（32bit/33MHZ）。

如上，该主控板将申威411处理器与PCIE Switch及南桥CS5536配合，实现6U CPCI主控板的整体设计，而且，利用FPGA实现上下电时序控制、平台的维护、BMC功能，以及实现CPU对Flash底层固件的加载过程。

下述将对实施例1-3的原理等进行更具体的说明。

参见图1-3，该主板设计主要由申威411处理器、DDR3内存控制器、PCIE Switch、PCIE to PCI Bridge、FPGA（板级管理控制BMC）、PCIE设备、South Bridge（南桥）和CPCI连接器及其他外围电路组成。

该设计使用申威处理器自带的72位（64位数据+8位ECC校验码）DDR3内存控制器，实现4GB表贴DDR3内存、ECC校验（可纠正单错、检测双错），最高数据传输率可达1600Mbps。

该设计使用申威处理器自带2路PCIEx8总线接口，其中1路PCIEx8总线直接接器引出到CPCI接口供用户使用；另1路PCIEx8总线用于处理器与PCIE Switch的上行端口连接，实现8路PCIE x1的扩展。

经过PCIE x1的扩展后，外接4路ETH Controller（网络控制器）、Display Controller（显卡）、SATA Controller（SATA控制器）及PCIE to PCI桥，分别实现了网络、存储、显示接口（VGA接口）。

FPGA部分主要实现上下电时序控制、整个平台的维护接口实现、BMC功能实现及Flash固件加载。该基于申威处理器的主控板硬件平台，电源种类多达6种，需要通过FPGA的配置控制上下电时序及各种复位状态，才能让整个平台稳定工作；维护接口包括维护网络和维护串口，维护串口实现底层固件的烧写和更新，维护网络可以在线查看平台的资源信息，可以通过命令行输入各种指令对平台进行配置，如CPU主频、内存频率等；BMC功能主要是对系统的电压、温度等健康状况的监测和管理，以及看门狗的实现，看门狗可以对系统出现异常的时候重启，防止系统死机；Flash固件加载是通过CPU-〉PCIE Switch-〉PCIE to PCI Switch-〉南桥-〉FPGA-〉Flash逐级打通加载的，FPGA是通过LPC总线与南桥连接的，所以，在FPGA中实现了LPC与SPI进行数据通信的通道。

显示接口可采用一路显示，如实施例1；也可实现了两路双显，分别从前面板和后出连接器引出，可实现复制和扩展模式的显示，如实施例2。

PCIE to PCI桥实现满足CPCI规范的PCI总线，用户最多可以直接外挂7个PCI设备，同时，南桥CS5536也是挂载在PCI总线上，实现低速接口和总线，如串口、USB、PS/2、SM bus、LPC bus、GPIO等。

如上述，该主控板基于申威411处理器，运用PCIE Switch和CS5536南桥实现CPCI主控板的整体方案设计：

基于申威处理器的CPCI平台，利用FPGA实现上下电时序控制、平台的维护、BMC功能；

基于申威处理器的CPCI平台，利用FPGA实现CPU对SPI Flash底层固件的加载过程；

基于申威处理器的CPCI平台的双显示实现方案。

该主控板采用国产处理器为核心采用分离器件进行设计，不仅从软硬件核心上实现了信息风险完全自主可控，而且可应用于对运算处理能力有较高要求的领域，稳定性和可靠性高，灵活性和适配性好。具有以下优点：

该主控板相对于采用国外处理器的CPCI主控卡，促进了国家核心集成电路工业的发展，保障了国家信息的安全可控；

相对于采用国产处理器的类似CPCI主控卡，该方法不仅克服了申威处理器外围接口资源不足、可靠性差的缺点，且能满足今后工业控制领域对主板性能越来越高的要求；

另外，采用国外处理器的CPCI主控卡和采用国产处理器搭载各处理器厂商自己定制的套片这个两种方案，里面的未知因素太多，有很多黑匣子，而该设计采用分离器件的方案，底层固件完全自主设计，对在用户环境下的适配、维护更有优势，应用更加灵活。

应当理解，本实用新型上述实施例及实例，是出于说明和解释目的，并非因此限制本实用新型的范围。本实用新型的范围由权利要求项定义，而不是由上述实施例及实例定义。