一种多接口的高速VPX存储装置的制作方法

本实用新型涉及一种存储装置，具体是一种多接口的高速VPX存储装置。

背景技术：

多接口的高速VPX存储板是为具有高速数据存储需求的VPX机箱设计。目前VPX机箱架构以其方便易用、接口速度高、结构稳定性好等等特点使其运用越来越广泛。在VPX机箱系统特别是单台机箱系统中，常常需要一个存储设备可以直接融入到VPX机箱系统中，用以保存数据，并且不占其它空间资源。多接口的高速VPX存储板即可满足这类需求。

技术实现要素：

1、发明目的

本实用新型所要解决的技术问题是提供一种高速、支持多种主流VPX数据总线形式、可在不改变VPX架构机箱结构的情况下直接使用的存储板。

2、技术方案

本实用新型所述多接口的高速VPX存储板包含VPX接插件、接口扩展芯片、存储控制芯片、高速DDR缓存、SSD硬盘组。外部系统数据通过VPX接插件与所述存储控制芯片、接口扩展芯片进行命令交互，控制板卡工作状态。外部数据通过VPX接插件上的SRIO接口与以太网接口进入接口扩展芯片，通过VPX接插件上的1G以太网接口接入存储控制芯片，接口扩展芯片通过存储控制芯片传递过来的参数从4路数据信号中选择两路数据(通常VPX机箱中只有SRIO和10G以太网两种数据接口的一种，所以这里只将其中一种数据送入后级)，然后通过LVDS数据接口将数据送给存储控制芯片。存储控制芯片与高速DDR缓存以及SSD硬盘组相连接，控制将数据缓存至DDR缓存或者写入到SSD硬盘组，完成数据存储操作。

为了提高存储控制芯片对数据的处理效率，所述存储控制芯片包括microblaze控制器、数据缓冲队列、高速DMA通道、硬盘驱动程序、控制IO、LVDS数据接口(由FPGA的IO实现的一个自定义数据接口)以及SATA数据接口。存储控制芯片中的microblaze控制器接收到数据后先将数据通过DMA操作放置在所述高速DDR缓存，待缓存数据达到阈值后再通过DMA操作将数据送给硬盘驱动程序，硬盘驱动程序将数据写入到SSD硬盘组，完成数据存储操作。

优选地，所述缓存数据阈值为64MB。

优选的，所述数据储控制器芯片使用一片Xilinx xc7k325t芯片实现。

为了实现上述方法，所述microblaze控制器在LVDS数据接口与硬盘驱动程序之间构建一个很大的数据缓存，当LVDS数据接口的数据进入数据缓存后，microblaze控制器不直接对数据进行读写操作，而是将数据写入硬盘。microblaze控制器在LVDS数据接口与DDR内存之间构建DMA(direct memory access)通道，使LVDS数据接口接收到的数据直接存放到DDR内存；同时，microblaze控制器也在DDR内存与硬盘驱动程序之间构建DMA(direct memory access)通道，使数据可以直接从DDR内存写入硬盘；在这里，microblaze控制器将LVDS数据接口在DDR内存上的DMA(direct memory access)接收地址与硬盘驱动程序的DMA(direct memory access)发送地址设置为同一地址，免去数据的搬移过程，使LVDS数据接口接收到数据后microblaze控制器可以立刻控制数据写入硬盘，从而达到高速存储的效果。

优选的，接口扩展芯片使用一片Xilinx xc7k325t芯片实现，对外有两路SRIO(Serial Rapid IO)接口与两路10G以太网接口与VPX接插件，对内有LVDS数据接口和控制IO与硬盘控制器连接。接口扩展芯片包含控制程序、SRIO接口程序、10G以太网接口程序、缓冲FIFO、数据通路切换程序、控制IO、LVDS数据接口、SRIO数据接口以及10G以太网数据接口。

所述接口扩展芯片从控制IO接收从存储控制芯片过来的控制信号，以此来控制SRIO接口程序与10G以太网接口的工作状态与工作参数，同时控制数据通路切换程序控制最终送入存储控制芯片的数据。接口扩展芯片将从对外的SRIO接口与10G以太网接口过来的数据经过SRIO接口程序与10G以太网接口程序处理后送入缓冲FIFO，缓冲FIFO将数据送往数据通路切换程序，数据通路切换程序此时通过控制程序的控制参数决策出哪些数据需要送入存储控制芯片，然后将需要的数据通过LVDS数据接口送入存储控制芯片。

优选的，所述SSD硬盘组使用2.5寸SSD硬盘搭建，标配2T容量，可以根据需要扩展容量。

3、技术效果

本实用新型技术方案中，所提供的这种多接口的高速VPX存储板，具有存储速度快、数据接口兼容性强、使用方便的特点；多接口的高速VPX存储板的数据存储主控模块使用FPGA做为控制核心，性能更稳定，可以适用于严苛的环境，直接由FPGA实现对SATA硬盘的控制与管理，有效避免了使用通用处理器时硬盘操作效率低，读写速度慢的问题；多接口的高速VPX存储板对外的高速数据接口使用了VPX接插件直接与机箱背板连接，稳定可靠，标准统一，可以适用于大多数VPX标准机箱，具有适用范围广，接入方便的特点。另外，使用存储控制器与接口扩展功能分开的结构更利于模块化设计，使产品更新升级更为方便；同时，功能分开可以降低对单片FPGA芯片资源的需求，有效降低生产成本。

附图说明

图1是本实用新型实施方案的结构示意图。

图中，1、VPX接插件；2、接口扩展芯片；3、存储控制芯片；4、高速DDR缓存；5、SSD硬盘组。

图2是接口扩展芯片内部数据流程框图。

图3是存储控制芯片数据流程框图。

具体实施方式

下面结合附图和具体实施方式来详细说明本实用新型。

如图1所示，本实用新型所述多接口的高速VPX存储板包含VPX接插件1；接口扩展芯片2；存储控制芯片3；高速DDR缓存4；SSD硬盘组5。系统通过1G以太网与多接口的高速VPX存储板上的存储控制芯片3进行命令交互，控制板卡工作状态。数据通过VPX接插件1上的SRIO接口与10G以太网接口进入接口扩展芯片2，接口扩展芯片2通过存储控制芯片3传递过来的参数从4路数据信号中选择两路数据(通常VPX机箱中只有SRIO和10G以太网两种数据接口的一种，所以这里只将其中一种数据送入后级)，然后通过LVDS数据接口将数据送给存储控制芯片3。存储控制芯片3中的microblaze控制器接收到数据后先将数据通过DMA操作放置在高速DDR缓存4，待缓存了足够的数据后再通过DMA操作将数据送给硬盘驱动程序，硬盘驱动程序将数据写入到SSD硬盘组5，完成数据存储操作。

具体的，所述存储控制芯片3包括microblaze控制器、数据缓冲队列、高速DMA通道、硬盘驱动程序、控制IO、LVDS数据接口(由FPGA的IO实现的一个自定义数据接口)以及SATA数据接口。microblaze控制器使用高速DDR缓存在LVDS数据接口与硬盘驱动程序之间构建了一个很大的数据缓存区，当LVDS数据接口的数据进入数据缓存后，microblaze控制器不直接对数据进行读写操作，而是将数据写入硬盘。microblaze控制器在LVDS数据接口与DDR内存之间构建DMA(direct memory access)通道，使LVDS数据接口接收到的数据直接存放到DDR内存；同时，microblaze控制器也在DDR内存与硬盘驱动程序之间构建DMA(direct memory access)通道，使数据可以直接从DDR内存写入硬盘；在这里，microblaze控制器将LVDS数据接口在DDR内存上的DMA(direct memory access)接收地址与硬盘驱动程序的DMA(direct memory access)发送地址设置为同一地址，使LVDS数据接口接收到数据后microblaze控制器可以立刻控制数据写入硬盘。

优选的，数据储控制器芯片使用一片Xilinx xc7k325t芯片实现，该芯片包括microblaze控制器、数据缓冲FIFO、高速DMA通道、硬盘驱动程序、控制IO、LVDS数据接口(由FPGA的IO实现的一个自定义数据接口)以及SATA数据接口。

优选的，接口扩展芯片同样使用一片Xilinx xc7k325t芯片实现，对外有两路SRIO(Serial Rapid IO)接口与两路10G以太网接口与VPX接插件，对内有LVDS数据接口和控制IO与硬盘控制器连接。接口扩展芯片包含控制程序、SRIO接口程序、10G以太网接口程序、缓冲FIFO、数据通路切换程序、控制IO、LVDS数据接口、SRIO数据接口以及10G以太网数据接口。

接口扩展芯片从控制IO接收从存储控制芯片过来的控制信号，以此来控制SRIO接口程序与10G以太网接口的工作状态与工作参数，同时控制数据通路切换程序控制最终送入存储控制芯片的数据。接口扩展芯片将从对外的SRIO接口与10G以太网接口过来的数据经过SRIO接口程序与10G以太网接口程序处理后送入缓冲FIFO，缓冲FIFO将数据数据通路切换程序，数据通路切换程序此时通过控制程序的控制参数决策出哪些数据需要送入存储控制芯片，然后将需要的数据通过LVDS数据接口送入存储控制芯片。

SSD硬盘组使用2.5寸SSD硬盘搭建，标配2T容量，可以根据需要扩展容量。

本实用新型的一种具体实施例：所述多接口的高速VPX存储板中的储控制器芯片使用一块Xilinx的FPGA芯片构建，在FPGA上运行一个microblaze核心，通过microblaze核心来管理控制SATA硬盘、数据接口、硬盘驱动、DDR缓存；LVDS数据接口采用FPGA的IO实现，使用自定义通信协议，通信带宽达到800MB/s，可以满足大部分应用需求；SRIO数据接口采用Xilinx FPGA的GTX高速收发器实现数据的高速收发；10G以太网与SRIO类似，同样使用Xilinx FPGA的GTX高速收发器实现数据的高速收发。硬盘驱动程序由FPGA逻辑实现SATA控制器功能，无需外接SATA控制芯片，控制器驱动程序实现exFAT标准文件系统支持；控制IO使用16位单端IO信号，将其中8位作为地址线、8位作为数据线，可以实现255个8位控制寄存器的读写操作，足以满足控制需求；数据缓冲FIFO使用Xilinx的内部Block Ram资源实现，扩展与修改变得十分方便；高速DMA通道使用Xilinx提供的DMA控制器实现。