一种移动存储设备的制作方法

本实用新型涉及数据存储领域，尤其涉及一种移动存储设备。

背景技术：

目前，移动存储设备已成为数据传递、备份的常备工具，应用在生活、工作、学习等日常生活的方方面面。但是，目前移动存储设备普遍存在传输速度慢的问题。以目前USB2.0 U盘为例，传输速度在3MB/S～12MB/S左右，平均在5M左右，而USB3.0 U盘，基本上从20M～100M之间，这两种U盘在传输速率上的差距，主要原因在于采用了不同的传输协议。

而相同传输协议的U盘之间速率的不同，其中一个原因在于移动存储设备的处理器、电路设计的硬件性能以及软件上的差别；但实质上，还有一个更为重要的因素，即移动存储设备的处理器和存储器之间的读写接口的速度受限，例如，当处理器性能足够高、且采用USB3.0的时候，如果排除存储介质访问速度的限制，USB3.0的传输速率为5Gb/S，也就是理论带宽为640M/S；相同方法计算USB2.0，其带宽也在60M/S。而现实和理论的差距主要的问题在于，处理器与存储器之间的接口读写速度受限。

技术实现要素：

有鉴于此，本实用新型实施例提供一种移动存储设备，能够提高移动存储设备的读写速度。

本实用新型实施例提供一种移动存储设备，包括：FPGA控制模块，分别与所述FPGA控制模块相连的存储器阵列模块以及接口控制模块；其中，所述存储器阵列模块包括至少两个数据存储器；所述存储器阵列模块中的各数据存储器，分别与所述FPGA控制模块并行连接。

根据本实用新型实施例的一种具体实现方式，所述FPGA控制模块包括：处理器单元和与所述处理器单元相连的存储设备接口单元；所述处理器单元与所述接口控制模块相连；所述存储器阵列模块中的各数据存储器，与所述存储设备接口单元并行连接。

根据本实用新型实施例的一种具体实现方式，所述存储器阵列模块还包括：存储器通信接口；所述存储器阵列模块中的各数据存储器，通过所述存储器通信接口与所述存储设备接口单元并行连接。

根据本实用新型实施例的一种具体实现方式，所述设备还包括系统程序存储器，所述系统程序存储器与所述FPGA控制模块相连，用于存储在FPGA控制模块上运行的系统程序。

根据本实用新型实施例的一种具体实现方式，所述移动存储设备还包括电源管理模块，所述电源管理模块与所述FPGA控制模块相连，用于为所述FPGA控制模块、存储器阵列模块和接口控制模块供电。

根据本实用新型实施例的一种具体实现方式，所述移动存储设备还包括系统时钟源模块，所述系统时钟源模块与所述FPGA控制模块相连，用于为所述移动存储设备提供时钟源。

根据本实用新型实施例的一种具体实现方式，所述移动存储设备还包括系统随机存储器，所述系统随机存储器与所述FPGA控制模块相连，用于暂存FPGA控制模块中的数据。

根据本实用新型实施例的一种具体实现方式，所述接口控制模块为USB接口控制模块。

根据本实用新型实施例的一种具体实现方式，所述USB接口控制模块包括USB控制器、电源管理单元、复位电路单元、时钟电路单元、程序存储单元：USB控制器，用于通过USB协议实现FPGA控制模块与USB端口之间的数据通信；电源管理单元，与所述USB控制器相连，用于给USB控制器、复位电路单元、时钟电路单元、程序存储单元提供电源；复位电路单元，与所述USB控制器相连，用于对USB接口控制模块的软件系统进行复位；时钟电路单元，用于为USB控制器提供系统工作的时钟频率；程序存储单元，用于存储USB控制器内部运行的程序。

根据本实用新型实施例的一种具体实现方式，所述USB接口控制模块还包括通信接口单元，所述通信接口单元与所述USB控制器和FPGA控制模块相连，用于USB控制器同FPGA控制模块之间进行通信。

本实用新型实施例提供的一种移动存储设备，包括：FPGA控制模块，分别与所述FPGA控制模块相连的存储器阵列模块以及接口控制模块；其中，所述存储器阵列模块包括至少两个数据存储器；所述存储器阵列模块中的各数据存储器，分别与所述FPGA控制模块并行连接；FPGA控制模块能够实现对所述所述存储阵列模块中的各数据存储器进行并行读写访问，提高了数据吞吐量，从而提高了移动存储设备的读写速度。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本实用新型实施例移动存储设备的结构示意图；

图2为本实用新型实施例移动存储设备一可选实施方式的结构示意图；

图3为本实用新型实施例移动存储设备另一可选实施方式的结构示意图；

图4为本实用新型实施例USB接口控制模块的结构示意图。

具体实施方式

下面结合附图对本实用新型实施例进行详细描述。

应当明确，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

本实用新型实施例提供一种移动存储设备，能够提高移动存储设备的读写速度。图1为本实用新型实施例的移动存储设备的结构示意图，如图1所示，本实施例的移动存储设备包括：FPGA控制模块1，分别与所述FPGA控制模块1相连的存储器阵列模块2以及接口控制模块3；其中，所述存储器阵列模块2包括至少两个数据存储器21；所述存储器阵列模块2中的各数据存储器21，分别与所述FPGA控制模块1并行连接。

本实施例，所述移动存储设备是指带有存储介质且自身具有读写介质的功能的便携式数据存储装置。例如：移动硬盘、USB盘、各种记忆卡等。所述存储器阵列模块包括两个以上的数据存储器，所述数据存储器与所述FPGA控制模块并行通信；所述数据存储器包括但不限于NAND Flash、EMMC、NorFlash、MCP、EMCP存储器等，本实施例在此不做限定。所述接口控制模块用于实现接口协议功能，与设备访问端和FPGA控制模块进行数据通信；所述接口控制模块可以采用USB接口控制模块、ATA接口控制模块、IEEE1394接口控制模块、SATA接口控制模块等，本实施例在此不做限定。

本实施例，所述FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点；所述FPGA控制模块可选用Virtex-5进行设计。

本实用新型实施例采用两个以上的数据存储器组成的存储器阵列模块，FPGA作为移动存储介质的控制模块，通过FPGA实现多存储器访问接口进而实现多存储器并行存储，实现对所述所述存储阵列模块中的各数据存储器进行并行读写访问，提高了数据吞吐量，从而提高了移动存储设备的读写速度。

如图2所示，作为本实用新型实施例的一可选实施方式，所述FPGA控制模块1包括：处理器单元12和与所述处理器单元12相连的存储设备接口单元11；所述处理器单元12与所述接口控制模块3相连；所述存储器阵列模块2中的各数据存储器21，与所述存储设备接口单元11并行连接。

本实施例，所述处理器单元用于解析和传递数据存储器与接口控制模块之间的数据；所述存储设备接口单元内部集成多存储器访问接口，以实现对数据存储器并行访问控制的功能，所述存储设备接口单元具体挂载数据存储器的数量取决于FPGA控制模块的硬件资源。

本实施例，所述处理器单元为FPGA片上SOC，以Virtex-5为例，片上soc采用极高性能的440微处理模块，主要用于运行系统程序，实现对存储设备接口单元的访问，进而实现对挂载在存储设备接口单元上的数据存储器的数据访问。另外，以接口控制模块采用USB接口控制模块为例，所述处理器单元通过USB接口控制模块的接口实现与USB接口控制模块的通信，进而实现FPGA控制模块同挂载本设备的主机通过USB链路实现高度读写访问，所述USB接口控制模块的接口包括但不限于GPIF II、GPIF。

作为本实用新型实施例的一可选实施方式，所述存储器阵列模块还包括：存储器通信接口；所述存储器阵列模块中的各数据存储器，通过所述存储器通信接口与所述存储设备接口单元并行连接。

本实施例，所述存储器阵列模块中的数据存储器，通过存储器通信接口，采用并行通信方式同存储设备接口单元内部集成的多存储器访问接口进行通信。具体的，存储器通信接口采用的接口协议，包括但不限于0NFI接口协议、Toggle DDR接口协议、EMMC总线接口协议；具体的存储器通信接口，例如：EMMC存储器采用KLM8G1GEAC，NAND FLASH存储器采用A5U1GA341ATS等。本实施例中的FPGA控制模块可以通过硬件程序搭建与所述存储器通信接口对应的硬件接口。

如图3所示，作为本实用新型实施例的一可选实施方式，所述设备还包括系统程序存储器4，所述系统程序存储器4与所述FPGA控制模块1相连，用于存储在FPGA控制模块1上运行的系统程序。

本实施例，所述系统程序存储器可以采用NOR Flash存储器，NOR Flash存储器的特点是芯片内执行(XIP，eXecute In Place)，这样应用程序可以直接在Flash闪存内运行，不必再把代码读到系统RAM中。具体的，所述系统程序存储器可选用JS28F128J3D75。

如图3所示，作为本实用新型实施例的一可选实施方式，所述移动存储设备还包括电源管理模块5，所述电源管理模块5与所述FPGA控制模块1相连，用于为所述FPGA控制模块1、存储器阵列模块2和接口控制模块3供电。

本实施例，所述电源管理模块为所述移动存储设备的供电模块，主要为所述移动存储设备的各个模块不同的电压需求提供不同的电压。

如图3所示，作为本实用新型实施例的一可选实施方式，所述移动存储设备还包括系统时钟源模块6，所述系统时钟源模块6与所述FPGA控制模块1相连，用于为所述移动存储设备提供时钟源。

本实施例，系统时钟源模块包括石英晶体振荡器，为系统提供时钟源。

如图3所示，作为本实用新型实施例的一可选实施方式，所述移动存储设备还包括系统随机存储器7，所述系统随机存储器7与所述FPGA控制模块1相连，用于暂存FPGA控制模块1中的数据。

本实施例，系统随机存储器可选用SDRAM存储器，与FPGA控制模块进行直接数据交换，暂存FPGA控制模块中的数据；具体的，所述系统随机存储器可以采用XC7VX485TFFG1761。

如图3所示，作为本实用新型实施例的一可选实施方式，所述接口控制模块3为USB接口控制模块。

本实施例，所述接口控制模块采用USB接口控制模块，即所述移动存储设备的外部接口采用USB端口，具有支持热插拔、携带方便、标准统一的特点，方便用户使用所述移动存储设备。所述USB接口控制模块主要用于实现USB协议功能，一方面，能够通过USB2.0或USB3.0协议及USB端口实现，与设备访问端实现高速的数据通信；另一方面能够通过，GPIF II、GPIF端口实现与FPGA控制模块的高速通信。

如图4所示，作为本实用新型实施例的一可选实施方式，所述USB接口控制模块包括USB控制器31、电源管理单元32、复位电路单元33、时钟电路单元34、程序存储单元35：USB控制器31，用于通过USB协议实现FPGA控制模块1与USB端口之间的数据通信；电源管理单元32，与所述USB控制器31相连，用于给USB控制器31、复位电路单元33、时钟电路单元34、程序存储单元35提供电源；复位电路单元33，与所述USB控制器31相连，用于对USB接口控制模块的软件系统进行复位；时钟电路单元34，用于为USB控制器31提供系统工作的时钟频率；程序存储单元35，用于存储USB控制器31内部运行的程序。

本实施例，所述USB控制器包含USB全协议芯片，能够有效实现FPGA控制模块与USB HOST端口的高速通信，该芯片可通过CYUSB3014器件实现。所述电源管理单元能够给USB控制模块各单元提高所需要的电压。复位电路模块既能够通过FPGA控制模块的端口进行复位，同时也可通过上电的形式对USB控制模块软件系统进行复位。时钟电路单元主要用于为USB控制器提供系统工作时钟频率，主要通过石英晶体振荡器及阻容器件实现。所述程序存储单元，用于存储USB控制器内部运行程序，可通过USB控制器内置的IIC端口接入程序存储芯片，具体的，可选用24LC256器件实现该部分功能。

如图4所示，作为本实用新型的一可选实施方式，所述USB接口控制模块还包括通信接口单元36，所述通信接口单元36与所述USB控制器31和FPGA控制模块1相连，用于USB控制器31同FPGA控制模块1之间进行通信。

本实施例，所述通信接口单元36主要用于USB控制器31同FPGA控制模块1进行通信，该通信接口的类型需根据USB控制器端口进行选择，以CYUSB3014器件为例，该通信端口为GPIF II。

本实用新型实施例，采用包括两个以上数据存储器的存储阵列模块，以及能够对所述存储器阵列模块中的数据存储器进行并行访问控制的FPGA控制模块，提高了数据吞吐量，从而提高了移动存储设备的读写速度。以USB3.0协议为例，以平均读写速度为20MB/S的NAND Flash进行计算，如果处理器，只对一个该数据存储器进行读写访问，其读写速率应低于20MB/S；以实际传输速度为15M为例，采用本实用新型的并行读写访问结构，新增1片NAND Flash，其处理速度将提升至30MB/S左右，本方案在不考虑处理器单元性能的情况下，其处理速度将会随NAND Flash的数量累加增长，此时处理速度的瓶颈将在于USB3.0协议的瓶颈速率、以及FPGA控制模块能够实现的存储器的接口数量。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。