与传输子量子位的超导部分TSV的背侧耦合的制作方法

本发明一般涉及用于将读出电路装置与超导量子逻辑电路耦合的半导体器件、制造方法和制造系统。更具体地，本发明涉及用于与传输子(transmon)量子位(qubit又译作量子比特)的超导部分tsv(通过硅通孔)背侧耦合的器件、方法和系统。

背景技术：

在下文中，除非在使用时明确区分，否则词或短语中的“q”或“q”前缀指示该词或短语在量子计算上下文中的引用。

分子和亚原子粒子遵循量子力学的定律，量子力学是探索物理世界如何在最基本的水平上工作的物理分支。在这个水平，粒子以奇怪的方式表现，同时呈现多于一个状态，并且与非常远的其他粒子相互作用。量子计算利用这些量子现象来处理信息。

我们现今使用的计算机被称为经典计算机(这里也称为“常规”计算机或常规节点，或“cn”)。常规的计算机使用常规的处理器，该处理器使用半导体材料和技术、半导体存储器和磁性或固态存储器件在被称为冯诺依曼架构中来制造。特别地，常规计算机中的处理器是二进制处理器，即，对以1和0表示的二进制数据进行操作。

量子处理器(q处理器)使用纠缠量子位器件(在本文中被简洁地称为“量子位”，多个“量子位”)的奇特性质来执行计算任务。在量子力学工作的特定领域，物质的粒子可以以多种状态存在，诸如“开(on)”状态、“关(off)”状态以及同时“开”和“关”状态。在使用半导体处理器的二进制计算限于仅使用on和off状态(等效于二进制码中的1和0)的情况下，量子处理器利用物质的这些量子状态来输出可用于数据计算的信号。

常规计算机以位(bit)对信息进行编码。每个位可以采取1或0的值。这些1和0用作最终驱动计算机功能的开/关的开关。另一方面，量子计算机基于量子位，量子位根据量子物理学的两个关键原理来操作：叠加和纠缠。叠加意味着每个量子位可以同时表示1和0。纠缠意味着叠加中的量子位可以以非经典方式彼此相关；即，一个量子位的状态(是1或0或两者)可以取决于另一个量子位的状态，并且当两个量子位纠缠时比当它们被单独处理时有更多的信息可以被确定。

使用这两个原理，量子位作为更复杂的信息处理器来操作，使得量子计算机能够以允许它们解决使用常规计算机难以处理的难题的方式起作用。ibm已经成功地构建并证明了量子处理器的可操作性(ibm是国际商业机器公司在美国和其他国家的注册商标)

超导量子位可以包括一个约瑟夫逊(josephson)结。约瑟夫逊结是通过用非超导材料分离两个薄膜超导金属层而被形成的。当超导层中的金属变成超导时，例如通过将金属的温度降低到指定的低温温度，电子对可以从一个超导层通过非超导层隧穿到另一个超导层。在超导量子位中，具有电感的约瑟夫逊结与形成非线性谐振器的一个或多个电容性器件并联电耦合。

由量子位处理的信息以微波频率范围内的微波能量的形式被发射。微波发射被捕获、处理和分析，以便译解其中编码的量子信息。为了使量子位的量子计算可靠，量子电路，例如量子位本身、与量子位相关联的读出电路装置、以及其他类型的超导量子逻辑电路，必须不以任何显著的方式更改粒子的能量状态或微波发射。对利用量子信息操作的任何电路的这种操作约束使得在制造用于这种电路中的半导体和/或超导体结构时需要特别考虑。

读出电路装置通常使用谐振器通过电磁谐振(通常是微波或射频谐振)与量子位耦合。读出电路装置中的谐振器包括电感和电容元件。本发明的实施例认识到，与超导量子逻辑电路一起使用的、并且特别地用于将读出电路与量子位耦合的超导电容性耦合在尺寸上显著大于其中的约瑟夫逊结的尺寸。图像100示出了量子位芯片的一部分。耦合电容器102与传输线(不可见)耦合，该传输线将电磁信号从约瑟夫逊结104引出。电容器焊盘(pad)106是驱动约瑟夫逊结104并形成非线性谐振器的电容性器件。接地面(不可见)通常包围该结构的全部或一部分。

如可以看到的，以与量子位100的结构共面的方式制造电容性耦合结构102占据芯片100的制造平面上非常有限的平面面积。约瑟夫逊结104——其在该图的图像中几乎不可见——仅占据围绕该结绘制的夸大的方框的一部分以标识其位置。电容性耦合结构102所占据的面积显著大于约瑟夫逊结104的面积。

如在任何一个电容性耦合结构102中的电容性耦合结构被制造为与量子位元件共面，诸如约瑟夫逊结和该结的驱动电容器。本发明的实施例认识到，将电容性耦合器件制造为与量子位电路元件共面限制了在制造工艺中每个管芯可以被制造的量子位的数量。本发明的实施例认识到，需要一种制造电容性耦合器件的方法，该电容性耦合器件与约瑟夫逊结或其驱动电容器不在同一制造平面中。

可以代替任何一个电容性耦合结构102使用的电容性耦合结构在这里可互换地称为c耦合器。根据一个说明性实施例的超导c耦合器不与量子位元件共面。在其上制造超导量子位元件的制造衬底(例如，半导体晶片的硅衬底)的平面在此被称为“前”侧(前、前侧)，而不管该平面在制造期间的实际取向。衬底的“背”侧(背、背侧)与前侧相对，即，与晶片的前侧基本平行的同一晶片的相对表面。

超导c耦合器的结构从背侧、通过衬底、在与量子位的制造的前侧平面基本上垂直的方向上被制造。在垂直于制造平面的方向上穿过硅衬底而被形成的结构被称为“通过硅通孔”或“tsv”或简称为“通孔”。通常，通孔从一侧(例如，前侧)到另一侧(例如，背侧)完全穿过硅衬底。超导c耦合器的结构部分地突出穿过前侧和背侧之间的衬底的厚度。这种结构在这里被称为“部分通孔”。

这种制造超导c耦合器的方式允许从量子位的制造平面中去除电容性耦合，从而在该平面中释放空间用于更多量子位元件，但仍实现量子位元件与读出电路之间的电容性耦合。另外，超导c耦合器的部分通孔允许读出电路装置也被期望地放置或制造在背侧上。

技术实现要素：

本发明的实施例提供了一种超导器件及其制造方法和系统。体现本发明的超导器件包括电容性耦合器件(超导c耦合器)，其包括从衬底的背侧穿过衬底到达衬底中的深度的沟槽，该深度基本上垂直于衬底前侧上的制造平面，该深度小于衬底的厚度。超导材料作为通孔层被沉积在沟槽中，其中沟槽中通孔层的表面之间的空间保持从背侧可接近。超导焊盘在前侧上，超导焊盘与制造于前侧上的量子逻辑电路元件耦合。通孔层的延伸部在背侧上，其中，延伸部耦合到在背侧上被制造的量子读出电路元件。因此，提供了一种非共面电容性耦合部分通孔，其节省了用于其他目的量子位器件的制造平面中的空间，诸如用于附加量子位器件。

本发明的另一实施例还包括从背侧填充在通孔层的表面之间的空间中的介电材料。因此，提供了一种形成部分通孔的特定方式。

介电材料可以是氧化硅(sio2)。因此，提供了一种用于形成部分通孔的一个结构的特定材料。

介电材料可以被蚀刻，使得介电材料被去除并且空间被空气占据。因此，提供了一种工艺，通过该工艺，另一种材料可以被用于形成部分通孔的一个结构。

第二超导材料层可以被沉积在前侧上，其中第二超导材料层被掩模和蚀刻以在前侧上形成超导焊盘。因此，提供了一种结构和形成所述结构以与部分通孔电容性耦合的方法。

第二超导材料层可以在形成沟槽之前被沉积，其中，第二超导材料层由牺牲层保护。因此，提供了一系列制造操作，其形成与部分通孔电容性耦合的结构。

通孔层的延伸部可以与量子读出电路元件电耦合。因此，提供了一种结构，使用该结构，部分通孔可以被用在读出电路中。

通孔层的延伸部可以与量子读出电路元件直接电耦合。因此，提供了一种将部分通孔与读出电路耦合的方法。

通孔层的延伸部可以被电耦合到背侧上的第二超导焊盘，其中第二超导焊盘与量子读出电路元件耦合。因此，提供了将部分通孔与读出电路耦合的另一种方法。

包含超导通孔层的附加的部分沟槽的集合可以被包括在器件中，这些超导通孔层被电连接到衬底的背侧上的接地面。这些附加通孔被定位成在c耦合器通孔之间提供接地屏蔽，以减少附近c耦合器之间的交叉耦合。附加通孔与超导c耦合器通孔同时且相同地被制造。

本发明的实施例包括用于制造超导器件的制造方法。

本发明的实施例包括用于制造超导器件的制造系统。

附图说明

本发明的新颖特征在所附权利要求中被阐述。然而，通过参考以下结合附图阅读时对本发明的说明性实施例的详细描述，将最好地理解本发明本身及其优选使用模式、进一步的目的和优点，在附图中：

图1描绘了具有到外部电路的电容性耦合的量子位的缩放图像；

图2描绘了根据本发明的实施例的用于与量子逻辑电路的超导元件电容性耦合的超导c耦合器的示意图；

图3描绘了根据本发明的实施例的用于与量子逻辑电路的超导元件电容性耦合的超导c耦合器的另一示意图；

图4示出了根据本发明实施例的用于制造超导c耦合器的第一示例制造工艺中的示例步骤的框图；

图5描绘了第一示例制造工艺中的另一示例步骤的框图；

图6描绘了第一示例制造工艺中的另一示例步骤的框图；

图7描绘了第一示例制造工艺中的示例步骤的框图；

图8描绘了第一示例制造工艺中的另一示例步骤的框图；

图9描绘了第一示例制造工艺中的另一示例步骤的框图；

图10描绘了第一示例制造工艺中的另一示例步骤的框图；

图11描绘了第一示例制造工艺中的另一示例步骤的框图；

图12描绘了第一示例制造工艺中的另一示例步骤的框图；

图13示出了根据本发明实施例的用于制造超导c耦合器的第二示例制造工艺中的示例步骤的框图；

图14描绘了第二示例制造工艺中的另一示例步骤的框图；

图15描绘了第二示例制造工艺中的另一示例步骤的框图；

图16描绘了第二示例制造工艺中的另一示例步骤的框图；

图17描绘了第二示例制造工艺中的示例步骤的框图；

图18描绘了第二示例制造工艺中的另一示例步骤的框图；

图19描绘了第二示例制造工艺中的另一示例步骤的框图；

图20描绘了第二示例制造工艺中的另一示例步骤的框图；

图21描绘了第二示例制造工艺中的另一示例步骤的框图；以及

图22描绘了第二示例制造工艺中的另一示例步骤的框图。

具体实施方式

用于描述本发明的实施例一般地提出和解决了上述对超导c耦合器的需要。本发明的实施例提供了一种用于与传输子量子位的超导部分tsv背侧耦合的制造方法。

本发明的一个实施例可以被实现为一个超导电容性器件，以用于与一个超导量子逻辑电路进行电容性耦合，包括但不限于在一个量子位芯片中被实现为被耦合到超导量子位上的超导c-耦合器。一种超导c耦合器的制造方法，可以作为软件应用来实现。实现本发明实施例的应用可以被配置成与现有的半导体/超导体制造系统(诸如光刻系统)结合操作。

为了描述的清楚，并且不意味着对其的任何限制，本发明的实施例使用附图和说明性实施例中的示例超导c耦合器的简化图来描述。在超导c耦合器的实际制造中，可以存在这里未示出或描述的附加结构，或者与这里示出和描述的结构不同的结构，而不脱离本发明的范围。类似地，在本发明的范围内，示例超导c耦合器中所示或所述的结构可以被不同地制造，以产生如本文所述的类似操作或结果。

如本文所述，示例结构、层和构造的二维图中的不同阴影部分旨在表示示例制造中的不同结构、层、材料和构造。不同的结构、层、材料和构造可以使用本领域普通技术人员已知的合适材料来制造。

本文所描绘的特定形状、形状的位置(location)、部位(position)或维度不旨在限制本发明的实施例，除非此特性被明确地描述为本发明的实施例的特征。该形状、位置、部位、维度或其某种组合仅是为了附图和描述的清楚而被选择的，并且可能已经相对于实际光刻中可能使用的实际形状、位置、部位或维度进行了夸大、最小化或以其他方式改变，以实现根据本发明实施例的目标。

本发明的实施例在应用中被实现时使制造工艺执行如本文所述的某些步骤。制造工艺的步骤在若干附图中被描述。在特定的制造工艺中，并非所有的步骤都是必需的。一些制造工艺可以按照不同的顺序实现步骤、组合某些步骤、去除或替换某些步骤、或执行这些步骤的某种组合以及步骤的其他操纵，而不脱离本发明的范围。

仅作为示例，关于某些类型的材料、电性质、结构、构造、层取向、方向、步骤、操作、平面、维度、数量表征、数据处理系统、环境、组件和应用来描述本发明的实施例。这些和其他类似的制品的任何特定表现形式不旨在限制本发明。这些和其他类似的制品的任何合适的表现形式可以在本发明的范围内被选择。

仅使用特定设计、架构、布局、示意图和工具作为示例来描述本发明的实施例，而不是限制本发明。本发明的实施例可以结合其他相当的或类似目的设计、架构、布局、示意图和工具来使用。

本公开中的实施例仅用于清楚地描述本发明，而不是限制本发明。本文列出的任何优点仅是示例，而不旨在限制本发明。本发明的特定实施例可以实现附加的或不同的优点。此外，本发明的特定实施例可以具有上面列出的优点中的一些、全部或者不具有上面列出的优点。

量子位仅被用作其中可以使用本发明的实施例的非限制性示例超导量子逻辑电路。根据本公开，本领域的普通技术人员将能够设想许多其他超导量子逻辑电路，其中体现本发明的垂直q电容器将变得可用，并且这些也被预期在本发明的范围内。

参考图2，该图描绘了根据本发明的实施例的用于与量子逻辑电路的超导元件电容性耦合的超导c耦合器的示意图。在示意性配置200中，超导c耦合器202表示以这里描述的方式制造的q电容器，例如，可用于代替图1中的耦合电容器102。

衬底201由合适的衬底材料形成，诸如但不限于硅(si)。如图所示，衬底具有前侧和背侧。如图所示，超导c耦合器202部分地穿过衬底201而被形成。超导c耦合器202包括部分通孔208，其从背侧在基本上垂直于量子逻辑电路的制造平面(即前侧，但是不完全到达前侧)的方向上被形成。衬底201的厚度“d”保持在部分通孔208的顶部208a与电容焊盘206的底部之间。在一个示例中，d为10-100微米的数量级。电容焊盘206是类似于图1中的电容器焊盘106的量子位元件。

部分通孔208的顶部208a和电容焊盘206一起形成电容性耦合204。保持厚度为d的衬底，例如厚度为d的si，在电容性耦合204中形成电介质205。在一个实施例中，整个部分通孔208和电容焊盘206形成电容性耦合204。

在本发明的附加实施例中，部分通孔208中的一些可以在晶片的背侧上接地，以便在q电容器通孔之间形成屏蔽。接地的部分通孔连接到集成在晶片背侧上的谐振器和i/o焊盘210内的接地平面。该接地屏蔽起到与存在于典型共面电路(图1)中的接地平面相同的功能，并且减少了附近q电容器通孔之间的交叉耦合。

部分通孔208包括用超导材料(sc2)作为内衬的沟槽。电容焊盘206和sc2的超导材料(sc1)可以不同，但不必不同。例如，sc1可以是铌(nb)，因为nb有益于溅射沉积方法，并且sc2可以是氮化钛(tin)，因为tin更适合于原子层沉积(ald)。

部分通孔208的沟槽内衬(lining)包括内衬的顶部208a和内衬的侧层部分208b。另外，在本发明的一些实施例中，内衬可以以焊盘210的形式延伸到背侧表面上。焊盘210可用于与读出电路组件(例如谐振器或输入/输出器件/线路)耦合。

在该示例描绘中，示出了用填充物203填充部分通孔208的沟槽中的sc2内衬内部的空间。在一个示例中，填料203是氧化物，例如氧化硅(sio2)。在另一示例中，填充物203是空气、一定程度的真空或另一合适的绝缘材料。

参考图3，该图描绘了根据本发明的实施例的用于与量子逻辑电路的超导元件电容性耦合的超导c耦合器的另一示意图。在示意性配置300中，超导c耦合器302表示以这里描述的方式制造的q电容器，例如可用于代替图1中的耦合电容器102。配置300包括与图2的配置200中描述的那些特征类似的一些特征。图2和图3之间共同的所有附图标记表示关于图2描述的特征。

部分通孔208可以以各种方式在背侧上延伸。图2中描述了延伸部分通孔208的沟槽的超导内衬的一个示例非限制性方式。图3示出了在衬底201的背侧上延伸部分通孔208的沟槽的超导内衬的另一非限制性方式。这里，部分通孔208的内衬的一个侧部分208b包括在背侧上的延伸部304。同一部分通孔208中的内衬的另一侧部分208b终止于背侧的表面。延伸部304与超导焊盘310连接。超导焊盘310可以使用焊盘206的sc1或不同于部分通孔208的内衬的sc2的另一材料来形成。然后，焊盘310可用于与读出电路组件耦合，例如，谐振器、输入/输出器件/线路、或集成在谐振器和i/o焊盘310内的接地平面。以这种方式，部分通孔208中的一些可以用作附近的q电容器通孔之间的接地屏蔽。

另外，部分通孔208被描绘为中空和开放的。换言之，在氧化物203被用作配置200中的部分通孔208中的填充物的情况下，配置300描绘了填充有填充物303的部分通孔208，该填充物是空气、真空或部分真空、或另一合适的绝缘材料。

注意，分别以配置200和300的方式制造部分通孔208的内衬以及其中的填充物203和303的性质不彼此依赖。在本发明的范围内，结构200可以用空气填充物来制造，并且结构200可以用氧化物填充物来制造。

电容性耦合204通过部分通孔208将量子位信息传达到读出电路装置。每个部分通孔208包括连续的导电结构。每个部分通孔208的封闭区域203不与其相应的电容性耦合204发生电容干扰。

图4-图12描绘了用于制造超导c耦合器的一个示例性制造工艺的各个示例步骤。图13-图22描绘了用于制造超导c耦合器的第二示例制造工艺的各个示例步骤。通过这两个示例工艺形成的超导c耦合器在结构上不同，如下所述，但是功能上等效，以便可互换地使用，代替图1中的耦合电容器102。

参照图4，该图描绘了根据本发明实施例的用于制造超导c耦合器的第一示例制造工艺中的示例步骤的框图。衬底201与图2-图3所述的相同。

在步骤400中，超导材料sc1的层402被沉积在衬底201的前侧上。作为非限制性示例，nb被溅射沉积在前侧上以形成层402。在本发明的范围内，可以使用具有与sc1类似的超导和沉积特性的其他材料，例如用作焊盘206，并且合适地被沉积为层402。

参考图5，该图描绘了第一示例制造工艺中的另一示例步骤的框图。制造在衬底201的前侧上继续。

在步骤500中，氧化物或其他类似保护材料的层502被沉积在超导层402上。作为非限制性示例，sio2可以用于层502中。

参考图6，该图描绘了第一示例制造工艺中的另一示例步骤的框图。制造步骤600在衬底201的背侧上继续。

在仅从一侧制造的制造系统中，晶片被翻转，使得制造可以在背侧进行。如在该图中可以看到的，假设制造系统从顶部制造，则衬底201的晶片已经被翻转以使背侧向上。在一些制造系统中，如果可以制造背侧而没有翻转，则可以省略晶片的翻转。

使用合适的深开槽方法形成一个或多个沟槽602。反应离子蚀刻或bosch蚀刻是可以用于形成沟槽602的深开槽方法的示例。在一个示例中，沟槽602以20:1的纵横比形成，即，对于沟槽602的深度的每20微米，沟槽602的开口602d扩展1微米，从而给予沟槽602锥形形状。实质上，沟槽602的壁602a和602b在由该纵横比或类似纵横比限定的公差内基本上平行。在随后的步骤中，沟槽602的表面602c将形成顶部208a，如配置200和300中所示。

参考图7，该图描绘了第一示例制造工艺中的示例步骤的框图。制造在衬底201的背侧继续。

在步骤700中，超导材料sc2的层702被沉积在衬底201的背侧上。层702包括部分702a、702b、702c和702d。取决于沟槽602的数量，可以存在部分702a、702b、702c和702d的一个或多个实例。

层702的部分702a、702b、702c分别覆盖每个沟槽602的表面602a、602b和602c。另外，层702的部分702d覆盖了与衬底201背侧上的沟槽602相邻的未开槽区域。部分702d将形成配置200的焊盘210或配置300的延伸部304，如本文所述。作为非限制性示例，使用ald在背侧上沉积tin以形成层702。在本发明的范围内，具有类似超导和沉积特性的其他材料可以被使用，并且其被适当地沉积为层702的材料sc2。

参考图8，该图描绘了第一示例制造工艺中的另一示例步骤的框图。制造在衬底201的背侧继续。

在步骤800中，氧化物或其他类似绝缘材料的层802被沉积在超导层702上。用于形成层802的材料还形成填充物803，其填充以层702为内衬的沟槽602内剩余的空间。作为非限制性示例，sio2可以被用于层802中。层802的至少一些部分(例如，除了部分803之外的部分)用作保护层以保护层下面的层702的一部分，并且在制造工艺的另一步骤中是牺牲的。

参考图9，该图描绘了第一示例制造工艺中的另一示例步骤的框图。制造在衬底201的背侧继续。

在步骤900中，层802的除填充物部分803以外的一个或多个部分被去除以露出层702。例如，在该步骤中，层802的覆盖在层702的部分702d上的部分被去除，以露出部分702d。去除工艺在层702处停止。化学机械平坦化(cmp)是可以用于去除层802的一部分的示例性去除方法。

参考图10，该图描绘了第一示例制造工艺中的另一示例步骤的框图。制造在衬底201的背侧继续。

在步骤1000中，(多个)部分702d的一个或多个子部分被去除。该步骤的去除工艺掩蔽并蚀刻某些子部分，这导致从层702d形成一个或多个蚀刻区域1002和焊盘210。步骤1000的掩模和蚀刻工艺可以使用现有的光刻系统来实现。该步骤使得超导部分通孔能够附接到晶片背侧上的谐振器和i/o焊盘，或者在本发明的一些实施例中，使超导部分通孔的子集连接到谐振器和i/o焊盘，而它们的另一子集连接到晶片背侧上的接地平面。

参考图11，该图描绘了第一示例制造工艺中的另一示例步骤的框图。制造步骤1100在衬底201的前侧上继续。

在仅从一侧制造的制造系统中，晶片被翻转，使得制造可以再次在前侧上进行。如在该图中可以看到的，假设制造系统从顶部制造，则衬底201的晶片已经被翻转以使前侧向上。如果晶片在步骤600中没有被翻转，则步骤1100可以在前侧上进行而不用翻转。

如果层502的材料是氧化硅，则例如使用缓冲氧化物蚀刻来蚀刻保护超导层402的氧化物层502。层502的去除暴露了层402，如图所示。

参考图12，该图描绘了第一示例制造工艺中的另一示例步骤的框图。制造在衬底201的前侧上继续。

在步骤1200中，层402的一个或多个部分被去除。该步骤的去除工艺掩蔽并蚀刻某些部分，这导致从层402形成一个或多个蚀刻区域1202和焊盘206。回顾配置200(或300)，焊盘206被用作量子位的元件，例如，约瑟夫逊结可以被耦合到该量子位上或者该量子位成为驱动约瑟夫逊结的电容器的一部分。步骤1200的掩模和蚀刻工艺可以使用现有的光刻系统来实现。如可以看到的，现在使用顶部208a或整个部分通孔208和具有厚度“d”的介入电介质205的焊盘206来形成电容性耦合204。

图13-图22示出了用于制造超导c耦合器的第二示例性制造工艺的各个示例步骤。

参照图13，该图描绘了根据本发明实施例的用于制造超导c耦合器的第二示例制造工艺中的示例步骤的框图。衬底201与图2-图3所述的相同。

如关于图4和图5所描述的，在衬底201上执行步骤400和500。

再次，在如图6中的单向制造系统中翻转晶片。实质上，通过使背侧易于制造，使得制造系统能够在背侧上制造。

在步骤1300中，在背侧上沉积超导材料层1302。层1302的超导材料可以但不必与层402的超导材料相同。作为非限制性示例，假设sc1(nb)用于层402和1302两者，则nb被溅射沉积在背侧上以形成层1302。在本发明的范围内，具有与sc1类似的超导和沉积特性的其他材料可以被使用，并且被适当地沉积为层1302。

参考图14，该图描绘了第二示例制造工艺中的另一示例步骤的框图。制造在衬底201的背侧继续。

在步骤1400中，层1302的一个或多个部分被去除。该步骤的去除工艺掩蔽并蚀刻某些部分，这导致由层1302形成一个或多个蚀刻区域1402和焊盘310。回顾配置300，焊盘310被用于耦合超导c耦合器的部分通孔的延伸部304和外部电路，该外部电路可以包括谐振器、i/o焊盘和接地面。步骤1400的掩模和蚀刻工艺可以使用现有的光刻系统来实现。

参考图15，该图描绘了第二示例制造工艺中的另一示例步骤的框图。制造在衬底201的背侧继续。

在步骤1500中，氧化物或其他类似保护材料的层1502被沉积在焊盘310上。作为非限制性示例，sio2可以被用在层1502中。层1502是保护性牺牲层。层1502覆盖并保护至少焊盘310，并且还可以覆盖衬底201的在焊盘310周围暴露的区域。

参考图16，该图描绘了第二示例制造工艺中的另一示例步骤的框图。制造在衬底201的背侧继续。

在步骤1600中，以与图6中形成沟槽602的方式类似的方式，使用适当的深开槽方法形成一个或多个沟槽1602。沟槽1602具有与沟槽602相似的特性，但具有一个附加特征。沟槽1602以这样的方式形成，即焊盘310通过沟槽1602的壁(例如，在所示的一个示例沟槽1602的情况下为壁1602a，或者在所示的另一示例沟槽的情况下为壁1602b)暴露。反应离子蚀刻或bosch蚀刻是可以用于形成沟槽1602的深开槽方法的示例。

在本发明的一个实施例中，沟槽1602以20:1的纵横比形成，即对于沟槽1602的深度中的每20微米，沟槽1602的开口1602d扩展1微米，使沟槽1602具有锥形形状。实质上，沟槽1602的壁1602a和1602b在由该纵横比或类似纵横比限定的容差内基本平行。在随后的步骤中，沟槽1602的表面1602c将形成顶部208a，如配置200和300所示。

参考图17，该图描绘了第二示例制造工艺中的示例步骤的框图。制造在衬底201的背侧继续。

在步骤1700中，超导材料sc2的层1702被沉积在背侧的暴露表面上。层1702包括部分1702a、1702b、1702c和1702d。取决于沟槽1602的数量，可以存在部分1702a、1702b、1702c和1702d的一个或多个实例。

层1702的部分1702a、1702b、1702c分别覆盖每个沟槽1602的表面1602a、1602b和1602c。另外，层1702的部分1702d建立与焊盘310的电连接，如图所示。部分1702d将形成如本文所述的配置300的延伸部304。作为非限制性示例，使用ald在背侧上沉积tin以形成层1702。在本发明的范围内，具有类似超导和沉积特性的其他材料可以被使用，并被适当地沉积作为层1702的材料sc2。

参考图18，该图描绘了第二示例制造工艺中的另一示例步骤的框图。制造在衬底201的背侧继续。

在步骤1800中，氧化物或其他类似绝缘材料的层1802被沉积在超导层1702上。用于形成层1802的材料还形成填充物1803，其填充在沟槽1602内部剩余的空间，该沟槽1602作为层1702的内衬。作为非限制性示例，sio2可以用于层1802中。层1802的至少一些部分——例如除了部分1803之外的部分——用作保护层以保护层1702下面的部分，并且在制造工艺的另一步骤中是牺牲性的。

参考图19，该图描绘了第二示例制造工艺中的另一示例步骤的框图。制造在衬底201的背侧继续。

在步骤1900中，层1802的除了填充物部分1803之外的一个或多个部分被去除。去除步骤还去除层1702的一些部分，使得仅部分1702a、1702b、1702c和1702d保留在制造的结构中。例如，在该步骤中，层1702的覆盖层1502的一部分被去除。去除过程在层1502处停止。化学机械平坦化(cmp)是可以用于去除层1802的一部分的示例去除方法。

参考图20，该图描绘了第二示例制造工艺中的另一示例步骤的框图。制造在衬底201的背侧继续。

在仅从一侧制造的制造系统中，晶片被翻转，使得制造可以再次在前侧上进行。如在该图中可以看到的，假设制造系统从顶部制造，则衬底201的晶片已经被翻转以使前侧向上。如果在步骤1300中没有翻转晶片，则步骤2000可以在前侧上进行而不需要翻转。

如果层502的材料是氧化硅，则例如使用缓冲氧化物蚀刻来蚀刻保护超导层402的氧化物层502。层502的去除暴露了层402，如图所示。

参考图21，该图描绘了第二示例制造工艺中的另一示例步骤的框图。制造在衬底201的前侧上继续。

在步骤2100中，层402的一个或多个部分被去除。该步骤的去除工艺掩蔽并蚀刻某些部分，这导致从层402形成一个或多个蚀刻区域2102和焊盘206。回顾配置200(或300)，焊盘206被用作量子位的元件，例如，约瑟夫逊结可以被耦合到该量子位上或者该量子位成为驱动约瑟夫逊结的电容器的一部分。步骤2100的掩模和蚀刻工艺可以使用现有的光刻系统来实现。如可以看到的，现在使用顶部1702a或整个部分通孔1702和具有厚度“d”的介入电介质205的焊盘206来形成电容性耦合204。

参考图22，该图描绘了第二示例制造工艺中的另一示例步骤的框图。制造在衬底201的背侧继续。

晶片可以被翻转以执行氧化物蚀刻。在一些情况下，可以执行从背侧蚀刻氧化物而不翻转晶片以使背侧向上。

在步骤2200中，层1502的一个或多个部分被去除。该步骤的去除工艺蚀刻了层1502-在所述示例中是氧化物，以及蚀刻了填充物1803-在所述示例中也是氧化物。缓冲氧化物蚀刻导致一个或多个蚀刻区域2202暴露出来。暴露区域包括衬底201以及焊盘310的区域。每个沟槽1602中的层1702的壁1702a和1702b以及区域1702d被蚀刻，以形成延伸部304和306。

蚀刻还在深沟槽1602中的壁1702a与1702b之间形成空间，使得空间以配置300的方式由空气填充物占据。在本发明的一个实施例中，可以停止蚀刻，使得填充物1803不被去除，以产生配置200和300的混合。

如可以看到的，现在使用顶部1702a或整个部分通孔1702和具有厚度“d”的介入电介质205的焊盘206来形成电容性耦合204。

在此参考相关附图描述本发明的各种实施例。在不偏离本发明的范围的情况下，可以设计本发明的备选实施例。尽管在以下描述和附图中阐述了元件之间的各种连接和位置关系(例如上方、下方、相邻等)，但是本领域技术人员将认识到，当即使改变了取向也保持了所描述的功能性时，本文描述的许多位置关系是与取向无关的。除非另有说明，这些连接和/或位置关系可以是直接的或间接的，并且本发明并不旨在在这方面进行限制。因此，实体的耦合可以指直接或间接耦合，并且实体之间的位置关系可以是直接或间接位置关系。作为间接位置关系的一个示例，本说明书中提到在层“b”上形成层“a”包括这样的情况，其中一个或多个中间层(例如层“c”)在层“a”和层“b”之间，只要层“a”和层“b”的相关特性和功能性基本上不被(多个)中间层改变。

以下定义和缩写用于解释权利要求和说明书。如本文所用，术语“包括(comprise)”、“包括(comprising)”、“包括(include)”、“包括(including)”、“具有(has)”、“具有(having)”、“包含(contain)”或“包含(containing)”或其任何其他变型旨在涵盖非排他性的包括。例如，包括一系列要素的组合物、混合物、工艺、方法、制品或装置不一定仅限于那些要素，而是可以包括未明确列出的或此类组合物、混合物、工艺、方法、制品或装置固有的其他要素。

另外，术语“说明性”在本文中用于表示“充当示例、实例或说明”。在此描述的本发明的任何实施例都不必被解释为比本发明的其他实施例更优选或有利。术语“至少一个”和“一个或多个”被理解为包括大于或等于一的任何整数，即一、二、三、四等。术语“多个”被理解为包括大于或等于二的任何整数，即二、三、四、五等。术语“连接”可以包括间接“连接”和直接“连接”。

说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用指示所描述的实施例可以包括特定特征、结构或特性，但是每个实施例可以包括或者可以不包括该特定特征、结构或特性。此外，这些短语不一定是指本发明的同一实施例。此外，当结合本发明的实施例描述特定特征、结构或特性时，认为结合本发明的其他实施例来实现这种特征、结构或特性是在本领域技术人员的知识范围内，而不管是否明确描述。

术语“约(about)”、“基本上(substantially)”、“大约(approximately)”及其变体旨在包括与基于提交本申请时可用的设备的特定量的测量相关联的误差度。例如，“约”可以包括给定值的±8％或5％或2％的范围。

已经出于说明的目的给出了本发明的各种实施例的描述，但是其不旨在是穷尽的或限制于本发明。在不背离本发明范围的情况下，许多修改和变型对于本领域普通技术人员来说是明显的。选择这里使用的术语是为了最好地解释本发明的原理、实际应用或对市场上存在的技术的改进，或者使本领域的其他普通技术人员能够理解这里描述的本发明的实施例。