一种接收电路、接收电路可重构方法及状态机系统与流程

文档序号：18899784发布日期：2019-10-18 21:46阅读：279来源：国知局

本发明涉及高速串行总线技术领域，具体的涉及一种接收电路、接收电路可重构方法及状态机系统。

背景技术：

随着智能设备所继承的功能越来越多，智能设备上所搭载的各种设备的类型也变得越来越多，各个设备由于功能的差异，导致各个设备对应的连接接口类型也变得越来越多，这给智能设备的主板电路设计带来很大的设计和整合难度。mipi联盟正是在这个背景下产生，其目的是为了将移动智能设备内的各个组件的接口标准化和规范化，从而减少移动智能设备主板电路设计的复杂度和增加设计的灵活性。

dphy是mipi协议中的一项，dphy提供了对dsi(串行显示接口)和csi(串行摄像头接口)在物理层上的定义dphy描述了源同步，高速，低功耗的物理层。现有mipidphy电路都采用asic专用电路实现，随着mipidphy接口在移动行业中的应用越来越广泛，现有的mipidphy电路实现方式不能对应用模式进行灵活配置，专用mipidphy电路不能满足不同应用场景的需求，对mipidphy支持模式的多样性有了更高的要求；同时由于通用mipidphy电路与协议(csi2/dsi)电路分别独立，mipidphy与mipi协议层都需要对电路进行接收解包处理，存在部分功能重复与资源浪费的问题。

因此，提出一种可以灵活配置的mipidphy电路以满足不同应用场景的需求，减少mipidphy与mipi协议层的功能重复与资源浪费的mipidphy电路十分的有意义。

技术实现要素：

本发明实施例的目的在于提供一种接收电路、接收电路可重构方法及状态机系统，旨在解决现有mipidphy电路无法灵活配置，以及mipidphy与mipi协议层存在部分功能重复与资源浪费的问题。

为了实现上述目的，本发明实施例提供了一种mipidphy接收电路，所述mipidphy接收电路包括：

接收数据模块，用于根据用户重构配置数据通道，并将接收的高数数据或低速数据进行处理得到配置协议所需的输出数据；

接收时钟模块，用于恢复高速数据串行时钟与字节时钟；

模式控制模块，用于控制所述接收数据模块和所述接收时钟模块进行高速数据接收模式和低速数据接收模式的切换。

进一步地，所述接收数据模块包括：

至少一条数据通道，用于接收高速数据或低速数据，并根据接收数据的数据类型分别采用高速数据接收模式或低速数据接收模式；

字对齐电路模块，用于将接收的高速数据进行字对齐；

通道对齐电路模块，用于将接收的高速数据进行通道对齐；

协议解析电路模块，用于配置协议解析模式，根据配置协议模式得到对应的配置协议的输出数据。

进一步地，所述数据通道包括：数据切换检测电路模块和数据接收模式切换电路模块；

所述数据切换检测电路模块在检测到接收的数据由高数数据切换到低速数据，或由低速数据切换到高速数据时，向所述模式控制模块发送对应的数据切换信号；

所述数据接收模式切换电路模块在接收到所述模式控制模块发送的高速数据接收模式或低速数据接收模式控制信号后，切换到对应的高速数据接收模式或低速数据接收模式。

进一步地，所述数据切换检测电路模块和数据接收模式切换电路模块中均包括触发器，所述触发器用户可重构配置；所述数据接收模式切换电路模块还包括解串模块，用于转换8比特或4比特并行数据，所述解串模块的解串比用户可重构配置。

进一步地，其特征在于，所述接收时钟模块包括：时钟数据切换检测电路模块和数据分频电路模块；

所述时钟数据切换检测电路模块在检测到接收的数据由高数数据切换到低速数据，或由低速数据切换到高速数据时，向所述模式控制模块发送对应的数据切换信号；

所述数据分频电路模块在接收到所述模式控制模块发送的高速数据接收模式或低速数据接收模式控制信号后，切换到对应的高速数据接收模式或低速数据接收模式。

进一步地，所述时钟数据切换检测电路模块和数据分频电路模块中均包括触发器，所述触发器用户可重构配置；所述数据分频电路模块还包括分频电路模块，所述分频电路模块支持可配置的除4与除2模式，且用户可重构配置。

进一步地，本发明还提供了一种mipidphy接收电路可重构方法，所述mipidphy接收电路可重构方法包括：

用户配置重构参数，根据所述配置重构参数从至少一条数据通道中确定目标数据通道；

根据接收的数据类型确定所述目标数据通道采用高速数据接收模式或低速数据接收模式；

对接收的数据根据预设处理规则进行处理，得到预设处理数据，并输出所述预设处理数据。

进一步地，当接收数据为高速数据时，目标数据通道中的数据切换检测电路模块输出低电平信号给模式控制模块，所述模式控制模块向目标数据通道中的数据接收模式切换电路模块输出高电平控制信号，所述数据接收模式切换电路模块接收所述高电平控制信号将数据接收模式切换为高速数据接收模式；

当接收数据为低速数据时，目标数据通道中的数据切换检测电路模块输出高电平信号给模式控制模块，所述模式控制模块向目标数据通道中的数据接收模式切换电路模块输出低电平控制信号，所述数据接收模式切换电路模块接收所述低电平控制信号将数据接收模式切换为低速数据接收模式。

进一步地，所述预设处理规则包括：

当处于高速数据接收模式时，将接收的高速数据进行同步处理，并将同步后的数据进行协议解析，再转换为低速并行数据；

当处于低速数据接收模式时，将接收的低速数据进行协议解析，并将解析结果输出；

所述协议解析包括：根据配置的协议模式，将接收的高速数据或低速数据解析出行同步、场同步、数据、数据有效标志、csi2/dsi数据包头以及包头有效标志。

进一步地，本发明还提出了一种协议解析电路模块状态机系统，所述协议解析电路模块状态机系统包括：

系统初始化时，进入等待同步状态(st_sync)；

当接收到高速数据的同步信号后，协议包头在通道0上对齐，状态跳转到接收协议包头1状态(st_len1)；

当在st_len1状态，检测到协议包尾，则跳回到等待同步状态(st_sync)；

当在st_len1状态，检测到协议长包(包长度wc>＝1)，则跳转到接收长包状态(st_long)；

当在st_len1状态，检测到协议短包(包长度wc＝0)，则不跳继续留在st_len1状态；

当在st_long状态，检测到协议包接收完成，最后一个字节在通道0上，且检测到短包，则状态跳转到st_len1；

当在st_long状态，检测到协议包接收完成，最后一个字节在通道1上，且检测到短包，则状态跳转到st_len2；

当在st_long状态，检测到协议包接收完成，最后一个字节在通道2上，且检测到短包，则状态跳转到st_len3；

当在st_long状态，检测到协议包接收完成，最后一个字节在通道3上，且检测到短包，则状态跳转到st_len4；

当在st_long状态，检测到协议包接收完成，最后一个字节在通道3上，且检测到长包，则状态留在st_long状态；

当在st_long状态，检测到协议包接收完成，检测到协议包尾，则跳回到等待同步状态(st_sync)；

当在st_len2状态，检测到协议包尾，则跳回到等待同步状态(st_sync)；

当在st_len2状态，检测到协议长包(包长度wc>＝1)，则跳转到接收长包状态(st_long)；

当在st_len2状态，检测到协议短包(包长度wc＝0)，则不跳继续留在st_len2状态；

当在st_len3状态，检测到协议包尾，则跳回到等待同步状态(st_sync)；

当在st_len3状态，检测到协议长包(包长度wc>＝1)，则跳转到接收长包状态(st_long)；

当在st_len3状态，检测到协议短包(包长度wc＝0)，则不跳继续留在st_len3状态；

当在st_len4状态，检测到协议包尾，则跳回到等待同步状态(st_sync)；

当在st_len4状态，检测到协议长包(包长度wc>＝1)，则跳转到接收长包状态(st_long)；

当在st_len4状态，检测到协议短包(包长度wc＝0)，则跳继续留在st_len4状态。

本发明实施例的有益效果是：

本发明实施例提供了一种接收电路、接收电路可重构方法及状态机系统，该接收电路为mipidphy接收电路，其包括：接收数据模块，用于根据用户重构配置数据通道，并将接收的高数数据或低速数据进行处理得到配置协议所需的输出数据；接收时钟模块，用于恢复高速数据串行时钟与字节时钟；模式控制模块，用于控制接收数据模块和接收时钟模块进行高速数据接收模式和低速数据接收模式的切换。通过接收时钟模块和模式控制模块来控制接收数据模块的数据接收，接收数据模块根据用户的重构配置来配置数据通道，同时将接收的高速数据或低速数据进行数据处理得到配置协议所需的输出数据，实现了mipidphy接收电路的重构配置和mipidphy与mipi协议层的整合，避免功能重复和资源浪费。

附图说明

图1为本发明实施例一提供的一种mipidphy接收电路的示意图；

图2为本发明实施例一提供的一种数据通道(dphy_io)的电路结构示意图；

图3为本发明实施例一提供的一种接收时钟模块(dphy_clk)的电路结构示意图；

图4为本发明实施例二提供的一种mipidphy接收电路可重构方法的流程示意图；

图5为本发明第三实施例提供的一种协议解析电路模块状态机系统的工作状态示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例只是本发明中一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

第一实施例：

本发明实施例提供了一种mipidphy接收电路，该mipidphy接收电路包括：接收数据模块，用于根据用户重构配置数据通道，并将接收的高数数据或低速数据进行处理得到配置协议所需的输出数据；接收时钟模块，用于恢复高速数据串行时钟与字节时钟；模式控制模块，用于控制接收数据模块和接收时钟模块进行高速数据接收模式和低速数据接收模式的切换。

进一步地，上述接收数据模块包括：至少一条数据通道，用于接收高速数据或低速数据，并根据接收数据的数据类型分别采用高速数据接收模式或低速数据接收模式；字对齐电路模块，用于将接收的高速数据进行字对齐；通道对齐电路模块，用于将接收的高速数据进行通道对齐；协议解析电路模块，用于配置协议解析模式，根据配置协议模式得到对应的配置协议的输出数据。

具体的，参见图1，如图1所示，为本发明实施例提供的一种mipidphy接收电路的示意图。图1中的dphy_io到mipi_decode部分对应于接收数据模块，其中的dphy_io对应于数据通道，用于接收低速(lp)数据与高速数据(hs)，并且实现对应的高速数据接收模式和低速数据接收模式的切换；word_align对应于字对齐电路模块，用于实现字对齐功能；lane_align对应于通道对齐电路模块，用于实现通道对齐功能，避免通道偏斜的问题；mipi_decode对应于协议解析电路模块，用于根据不同的协议解析模式，对数据进行解析；dphy_clk对应于接收时钟模块，用于恢复高速串行时钟(hs_clk)与字节时钟(byte_clk)；mode_ctrl对应于模式控制模块，用于控制数据通进行高速数据接收模式和低速数据接收模式的切换。

图1中接收电路的数据模块中数据通道配置了1-4数据通道，其中每一条数据通道(dphy_io)对应设置一个字对齐电路模块(word_align)，每一条数据通道均可根据用户配置重构，根据用户配置重构确定数据通道后，可以在该数据通道上输入高速数据和低速数据，当数据通道上输入的是低速数据(lp)时，数据通道采用低速数据接收模式，当数据通道上输入的是高速数据(hs)时，数据通道采用高速数据接收模式，当数据通道上输入的数据由高数数据改变为低速数据时，数据通道由高速数据接收模式切换为低速数据接收模式，当数据通道上输入的数据由低数数据改变为高速数据时，数据通道由低速数据接收模式切换为高速数据接收模式。

需要说明的是，只有当接收的数据为高速数据时，才可以使用字对齐电路模块(word_align)和通道对齐电路模块(lane_align)；当数据通道上输入的是高速数据(hs)时，数据通道采用高速数据接收模式接收数据，将接收的高速数据(hs)进行解串，将解串后的高速数据送入字对齐电路模块(word_align)进行字对齐，将字对齐后的高速数据送入通道对齐电路模块(lane_align)进行通道对齐，最后将进行字对齐和通道对齐的解串后的高速数据送入协议解析电路模块(mipi_decode)进行协议解析，协议解析电路模块(mipi_decode)根据配置的协议模式，可解析出行同步(hsync)、场同步(vsync)、数据(data)、数据有效标志(de)、csi2/dsi数据包头以及包头有效标志。可以理解的是，在本实施例中，协议解析电路模块(mipi_decode)所采用的协议解析模式，可以根据用户的重构配置进行设置，以实现更多的协议配置模式。

可以理解的是，在本实施例中，可以选择是否对解串后的高速数据(hs)进行字对齐和/或通道对齐。具体的参见图1，在图1中，字对齐电路模块(word_align)和通道对齐电路模块(lane_align)之间设置有一个多选选择器(mux)，该多选选择器用于确定是否使用字对齐的解串高速数据(hs)；通道对齐电路模块(lane_align)和协议解析电路模块(mipi_decode)之间设置有一个多选选择器(mux)，该多选选择器用于确定是否使用通道对齐的解串高速数据(hs)。

进一步地，在本实施例中数据通道包括：数据切换检测电路模块和数据接收模式切换电路模块；数据切换检测电路模块在检测到接收的数据由高数数据切换到低速数据，或由低速数据切换到高速数据时，向模式控制模块发送对应的数据切换信号；数据接收模式切换电路模块在接收到模式控制模块发送的高速数据接收模式或低速数据接收模式控制信号后，切换到对应的高速数据接收模式或低速数据接收模式。并且其中的数据切换检测电路模块和数据接收模式切换电路模块中均包括触发器，触发器用户可重构配置；数据接收模式切换电路模块还包括解串模块，用于转换8比特或4比特并行数据，解串模块的解串比用户可重构配置。

具体的，请参见图2，图2为本实施例中提供的一种数据通道(dphy_io)的电路结构示意图。其中上半部分的io接口模块(iob0)和io接口逻辑模块(iol0)对应于上述的数据接收模式切换电路模块，下半部分的io接口模块(iob1)和io接口逻辑模块(iol1)对应于上述的数据切换检测电路模块。在图2中，下半部分iob1中的缓冲器(lvcoms12)检测数据状态从高速到低速的切换或从低速到高速的切换，当检测到数据切换时，将切换数据信号通过iol1发送至模式控制模块，其中iol1中的触发器(ff)可以通过用户的重构配置进行使用，在模式控制模块接收到切换数据信号后，将控制信号通过m输入到差分信号缓冲器(lvds12)，实现接收模式的切换。

具体的接收模式的切换控制过程如下：在高速数据(hs)接收模式工作时，两个lp输入缓冲器的输出状态为0电平(lp00)，当工作由高速数据(hs)接收模式进入低速数据(lp)接收模式切换时，输入的两个缓冲器的输出信号高电平，两个低速缓冲器(lvcoms12)的输出由0电平跳变到1电平(lp11)；当模式控制模块监测到低速数据(lp)从0电平到1电平跳变，模式控制模块器通过控制m信号由1电平跳变为0电平，控制iob0与iob1切换到低速数据(lp)接收模式。在低速数据(lp)接收模式时，高速接收模式关闭，接收端连接电阻关闭，低速接收缓冲器(lvcoms12)打开；当模式控制模块接收到低速数据(lp)信号由lp11跳变到lp01再跳变到lp00时，则控制m信号由0电平跳变为1电平，将iob0与iob1切换到高速数据(hs)接收模式，同时打开接收端连接电阻,高速数据信号通过差分信号缓冲器(lvds12)接收；接收的高速数据信号通过1个多选选择器(mux)，将信号送入到iol0模块，在iol0中的解串模块(iserdes)进行解串，转换8比特或者4比特并行数据。其中，iserdes的解串比用户可配置重构。

进一步地，在本实施例中接收时钟模块包括：时钟数据切换检测电路模块和数据分频电路模块；时钟数据切换检测电路模块在检测到接收的数据由高数数据切换到低速数据，或由低速数据切换到高速数据时，向模式控制模块发送对应的数据切换信号；数据分频电路模块在接收到模式控制模块发送的高速数据接收模式或低速数据接收模式控制信号后，切换到对应的高速数据接收模式或低速数据接收模式。其中，时钟数据切换检测电路模块和数据分频电路模块中均包括触发器，触发器用户可重构配置；数据分频电路模块还包括分频电路模块，分频电路模块支持可配置的除4与除2模式，且用户可重构配置。

具体的，请参见图3，图3为本实施例中提供的一种接收时钟模块(dphy_clk)的电路结构示意图。其中上半部分的io接口模块(iob0)和io接口逻辑模块(iol0)对应于上述的时钟数据切换检测电路模块，下半部分的io接口模块(iob1)和io接口逻辑模块(iol1)对应于上述的数据分频电路模块。接收时钟模块(dphy_clk)与数据通道(dphy_io)电路设计架构类似，接收时钟模块(dphy_clk)电路同样由时钟数据切换检测电路模块和数据分频电路模块两部分电路组成。接收时钟模块(dphy_clk)电路中的iol0部分设计有专用的分频电路(div)，分频电路支持可配置的除4与除2模式，用户可配置重构。

本实施例提供了一种mipidphy接收电路，在传统mipidphy接收电路的基础上增加可重构配置设计、通道对齐电路模块和通道对齐电路模块，同时将mipidphy接收电路数据解包与csi2/dsi协议解包进行整合设计，将csi2/dsi协议层解包功能整合到mipidphy层的数据解包电路中，能够有效的减少电路面积，提高电路的资源使用率；能够有效的减少电路的接收延时，提升电路的延时性能；电路设计支持字对齐、通道对齐，能够有效解决应用中的通道偏斜问题；mipidphy接收电路为可重构结构，可以满足csi2与dsi多种不同应用场景需求。

第二实施例：

具体的，请参见图4，提4为本实施例提供的一种mipidphy接收电路可重构方法的流程示意图，具体包括以下步骤：

s401、用户配置重构参数，根据配置重构参数从至少一条数据通道中确定目标数据通道。

参照图1、2和3，用户配置重构参数可以配置重构包括：配置重构数据通道中的目标数据通道，配置重构目标数据通道中解串模块的解串比，配置重构接收时钟模块中分频电路的除4与除2模式，配置重构协议解析电路模块中配置协议模式。

s402、根据接收的数据类型确定目标数据通道采用高速数据接收模式或低速数据接收模式。

具体的，当接收数据为高速数据时，目标数据通道中的数据切换检测电路模块输出低电平信号给模式控制模块，模式控制模块向目标数据通道中的数据接收模式切换电路模块输出高电平控制信号，数据接收模式切换电路模块接收高电平控制信号将数据接收模式切换为高速数据接收模式。当接收数据为低速数据时，目标数据通道中的数据切换检测电路模块输出高电平信号给模式控制模块，模式控制模块向目标数据通道中的数据接收模式切换电路模块输出低电平控制信号，数据接收模式切换电路模块接收低电平控制信号将数据接收模式切换为低速数据接收模式。

s403、对接收的数据根据预设处理规则进行处理，得到预设处理数据，并输出预设处理数据。

具体的，上述预设处理规则包括：当处于高速数据接收模式时，将接收的高速数据进行同步处理，并将同步后的数据进行协议解析，再转换为低速并行数据；当处于低速数据接收模式时，将接收的低速数据进行协议解析，并将解析结果输出；协议解析包括：根据配置的协议模式，将接收的高速数据或低速数据解析出行同步、场同步、数据、数据有效标志、csi2/dsi数据包头以及包头有效标志。

本实施例提供了一种mipidphy接收电路可重构方法，该mipidphy接收电路可重构方法包括：用户配置重构参数，根据配置重构参数从至少一条数据通道中确定目标数据通道；根据接收的数据类型确定目标数据通道采用高速数据接收模式或低速数据接收模式；对接收的数据根据预设处理规则进行处理，得到预设处理数据，并输出预设处理数据。该方法中mipidphy接收电路为可重构结构，可以满足csi2与dsi多种不同应用场景需求，同时将mipidphy接收电路数据解包与csi2/dsi协议解包进行整合设计，能够有效的减少电路面积，提高电路的资源使用率。

第三实施例：

本实施例提供了一种协议解析电路模块状态机系统，具体的，请参考图5，图5为本实施例提供的一种协议解析电路模块状态机系统的工作状态示意图。

系统工作状态如下描述：系统初始化时，进入等待同步状态(st_sync)；