一种面向乱序高性能核的内存控制器命令调度方法及装置与流程

本发明涉及计算机处理器技术领域，具体涉及一种面向乱序高性能核的内存控制器命令调度方法及装置。

背景技术：

乱序高性能多核处理器的内存控制器往往是双通道内存系统，一般包含两个内存控制器，每个内存控制器独立处理各自的命令和数据，分别连接多个内存rank。访存系统中的内存rank越多，访存系统中的页命中率和bank级并行度越大，同时访存容量也增加。内存控制器的数目越多，整个访存系统的命令处理能力必然越高，同时数据流的并行度也大大增加，从而缩短访存延迟。

高性能微处理器的内存控制器主要由五个单元构成，如图1所示：

1、流缓存单元。流缓存单元的主要作用就是进行预取操作，用于监测已执行的读访存请求信息，判断是否存在数据流的读取操作行为，然后以cache行作为单位对数据流的读操作行为进行预取操作，并存储预取到的读数据流。

2、访存调度单元。用于对访存请求操作进行重排序，并将一维的系统地址信息转换为ddr颗粒可识别的地址。

3、时序控制单元。用于将访存请求的相关操作按照时序规范进行处理之后，将具有正确时序的访存请求及其数据发送给物理控制单元。相应地，从物理控制单元读取数据。

4、物理控制单元。用于确保发送给内存芯片的命令和数据的正确性，同时也将从内存颗粒读取到的数据发送给时序控制单元。

5、配置控制单元。ddr4sdram的时序参数多数是可调的，通过可配置的参数来保证内存控制器的兼容性。

访存调度单元是影响内存控制器性能的核心部件。该单元将一维系统地址信息翻译为ddr4sdram的三维地址，并将访存请求按照调度策略进行重排序(reorder)操作，以达到行命中率和bank级并行度的最大化。同时，它还需要合理地处理读写访存请求的分配，以减少读写切换带来的带宽损失。

如图2所示，访存命令在访存调度单元中经过以下三个步骤来完成重排序：

1、进行地址映射处理，获得内存颗粒可识别的地址信息。

2、根据读写访存请求操作的类型，将访存请求分别放入各自的命令队列中，在队列中进行重排序。

3、对访存请求操作进行读写裁决，并发送给时序控制单元。

除了传递访存请求命令和相应数据之外，访存调度单元还需要对访存请求发出者进行请求反馈。只有接收到对应的反馈信息，处理器核才会认为该访存请求已经完成。对写访存请求而言，是向访存请求者发出写响应信息。读访存请求则是将读数据与其命令信息匹配后，一并发送给访存请求发出者。

一般需要采用合理的访存调度策略，才能访存性能达到最佳状态。访存调度策略往往采用fr-fcfs(first-readyfirst-come-first-serve，先来先服务)的准则来设计访存命令队列，该策略虽然有一定程度的性能提升，但尚未充分挖掘访存调度的潜力，其不足主要在于：

1、页局部性。没有合理进行地址映射，当应用程序访问连续的地址空间时，很容易造成行冲突的情况，当访存命令的队列项数受到限制时，调度的作用将大打折扣。

2、读写切换。采用一个队列来存放读写访存请求，不能非常精密地进行读写切换。在行冲突与读写切换之间，两者的优先级必须灵活地进行转换，这是一个非常大的挑战。

3、物理布局布线。访存调度队列中缓存的命令项数越多，整个内存控制器的重排序的作用域越大，调度的效果越好。但是，过多的命令项数会加大物理设计的难度，制约整个内存控制器的数据传输速率。

技术实现要素：

为此，本发明提供一种面向乱序高性能核的内存控制器命令调度方法及装置，解决上述的一个或多个技术问题。

为了实现上述目的，本发明提供如下技术方案：

第一方面，本发明提供一种面向乱序高性能核的内存控制器命令调度方法，包括：

系统获取若干个访存请求信息；

判断所述访存请求操作中相邻访存请求信息的bankgroup是否相同；若相同，则在bankgroup相同的相邻访存请求信息之间插入bankgroup不同的访存请求信息，直到所述访存请求信息中任意相邻访存请求操作的bankgroup均不相同，从而确定访存请求操作的重排序结果；

将所述访存请求操作的重排序结果进行行列地址译码，将地址信息转化为内存颗粒可识别的三维地址信息和片选信号，从而确定待发送的访存请求队列；

按照优先级高低，控制所述待发送访存请求队列中的访存请求进行相应的读写操作。

优选地，将所述访存请求重排序结果进行行列地址译码，将地址信息转化为内存颗粒可识别的三维地址信息，得到待发送访存请求队列，包括：

将行地址分割为行地址高位、行地址低位；将列地址分割为列地址高位、列地址低位；

将所述待发送访存请中的地址按照预设规则翻译为对应的行地址高位、行地址低位、列地址高位、列地址低位；

将行地址中的部分地址线与bank地址进行异或，得到发送给内存颗粒的bank地址；

按照行地址高位、列地址高位、bank地址、片选地址、行地址低位、列地址低位的顺序排序得到待发送访存请求。

优选地，所述按照优先级控制所述待发送访存请求队列中的访存请求进行相应的读写操作，包括：

将所述待发送访存请求队列分为读访存请求队列、写访存请求队列；

判断所述写访存请求队列中的请求数量与预设阈值的关系，得到判断结果；

根据所述判断结果，控制所述读访存请求队列、所述写访存请求队列的优先级顺序。

优选地，所述根据所述判断结果，控制所述读访存请求队列、所述写访存请求队列的优先级顺序，包括：

如果所述写访存请求队列中的请求数量不大于预设阈值，则将所述读访存请求队列的优先级设置为高于所述写访存请求队列的优先级；

如果所述写访存请求队列中的请求数量大于预设阈值，则将所述写访存请求队列的优先级设置为高于所述读访存请求队列的优先级。

第二方面，本发明提供一种面向乱序高性能核的内存控制器命令调度装置，包括：

访存信息获取模块，用于获取若干个访存请求信息；

重排序模块，用于判断所述访存请求信息中相邻访存请求信息的bankgroup是否相同；如果相同，则在bankgroup相同的相邻访存请求信息之间插入bankgroup不同的访存请求信息，直到所述访存请求信息中任意相邻的两个访存请求信息的bankgroup均不相同，从而确定访存请求操作的重排序结果；

地址翻译模块，用于将所述访存请求重排序结果进行行列地址译码，将地址信息转化为内存颗粒可识别的三维地址信息和片选信号，从而确定待发送访存请求队列；

优先级控制模块，用于按照优先级控制所述待发送访存请求队列中的访存请求进行相应的读写操作。

优选地，所述地址翻译模块包括：

地址分割单元，用于将行地址分割为行地址高位、行地址低位；将列地址分割为列地址高位、列地址低位；

地址翻译单元，用于将所述待发送访存请中的地址按照预设规则翻译为对应的行地址高位、行地址低位、列地址高位、列地址低位；

bank地址处理单元，用于将行地址中的部分地址线与bank地址进行异或，从而确定内存颗粒的bank地址；

地址排序单元，用于按照行地址高位、列地址高位、bank地址、片选地址、行地址低位、列地址低位的顺序排序得到待发送访存请求。

优选地，所述优先级控制模块包括：

读写分队单元，用于将所述待发送访存请求队列分为读访存请求队列、写访存请求队列；

读队列数量判断单元，用于判断所述写访存请求队列中的请求数量与预设阈值的关系，得到判断结果；

优先级控制单元，用于根据所述判断结果，控制所述读访存请求队列、所述写访存请求队列的优先级顺序。

优选地，所述优先级控制单元包括：

第一优先级控制子单元，用于如果所述写访存请求队列中的请求数量不大于预设阈值，则将所述读访存请求队列的优先级设置为高于所述写访存请求队列的优先级；

第二优先级控制子单元，用于如果所述写访存请求队列中的请求数量大于预设阈值，则将所述写访存请求队列的优先级设置为高于所述读访存请求队列的优先级。

第三方面，本发明提供一种面向乱序高性能核的内存控制器命令调度设备，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如上述第一方面任一种所述面向乱序高性能核的内存控制器命令调度方法的步骤。

第四方面，本发明提供一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述第一方面任一种所述面向乱序高性能核的内存控制器命令调度方法的步骤。

本发明提供一种面向乱序高性能核的内存控制器命令调度方法，包括：系统获取若干个访存请求信息；判断所述访存请求操作中相邻访存请求信息的bankgroup是否相同；如果相同，则在bankgroup相同的相邻访存请求操作之间插入bankgroup不同的访存请求信息，直到所述访存请求操作中任意相邻的两个访存请求信息的bankgroup都不相同，从而确定访存请求操作的重排序结果；将所述访存请求重排序结果进行行列地址译码，将地址信息转化为内存颗粒可识别的三维地址信息和片选信号，从而确定待发送访存请求队列；按照优先级高低，控制所述待发送访存请求队列中的访存请求进行相应的读写操作，将相邻项的访存请求行为，调度为对不同bankgroup的访存操作，减少并压缩访存的时序延迟，提高内存控制器的工作效率。

本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法及装置具有相同的上述有益效果，在此不再一一赘述。

附图说明

为了更清楚地说明本发明的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引申获得其它的实施附图。

本说明书所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。

图1为高性能微处理器的内存控制器的结构图；

图2为内存控制器的访存调度单元的结构图；

图3为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法的流程图；

图4为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法的ddr4sdram内存颗粒结构图；

图5为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法中相同bankgroup和不同bankgroup的访问时序对比图；

图6为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法的bankgroup对读操作的时序影响示意图；

图7为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法的基于bankgroup的命令队列重排序实例图；

图8为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法的地址译码流程图；

图9为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法的行列地址交织的地址翻译图；

图10为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法的优先级控制流程图；

图11为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法的访存调度队列结构图；

图12为本发明实施例提供一种面向乱序高性能核的内存控制器命令调度装置的组成示意图；

图13为本发明一种具体实施方式提供的面向乱序高性能核的内存控制器命令调度设备的结构示意图。

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图3、图4、图5、图6、图7。其中，图3为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法的流程图；图4为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法的ddr4sdram内存颗粒结构图；图5为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法中相同bankgroup和不同bankgroup的访问时序对比图；图6为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法的bankgroup对读操作的时序影响示意图；图7为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法的基于bankgroup的命令队列重排序实例图。

在本发明一种具体实施方式中，本发明实施例提供一种面向乱序高性能核的内存控制器命令调度方法，包括：

步骤s11：系统获取若干个访存请求信息；

步骤s12：判断所述访存请求操作中相邻访存请求信息的bankgroup是否相同；如果相同，则在bankgroup相同的相邻访存请求操作之间插入bankgroup不同的访存请求信息，直到所述访存请求信息中任意相邻访存请求信息的bankgroup均不相同，从而确定访存请求操作的重排序结果；

步骤s13：将所述访存请求重排序结果进行行列地址译码，将地址信息转化为内存颗粒可识别的三维地址信息和片选信号，从而确定待发送访存请求队列；

步骤s14：按照优先级控制所述待发送访存请求队列中的访存请求进行相应的读写操作。

本发明实施例，以ddr4sdram为例进行说明，ddr4sdram采用预取机制来提升性能，数据预取有利于dram的数据传输速率提高。此外，bankgroup可独立地对数据进行读写操作，所以若干个bankgroup相当于可以并行操作，数据吞吐量有比较大的提升。另外，不同bankgroup之间读写操作的延迟也较小。因此，访存调度策略需要考虑到bankgroup的特性。

体分组结构通过保证不同组之间的独立性，来提高数据传输的并行度。该结构不仅影响内存芯片结构，也影响整个访存系统的时序规范。图5是相同bank组的访问和不同bank组的访问时序上的区别。同一个bankgroup的不同bank之间的连续访存操作，需要的延迟比访问不同bankgroup要长。因此，在ddr4sdram存储系统中，访存调度不光要考虑页局部性、bank级命中和读写切换率，还需要高效地利用bankgroup结构特性。

图6是以读访存操作为例的时序的对比图，其中tccd_s/l分别表示对不同bankgroup的读操作和相同bankgroup之间的读操作延迟。访存系统不断地访问同一个bankgroup，造成的延迟将远大于在不同bankgroup中切换的访存行为，会对访存系统的性能带来负面影响。

本发明实施例针对ddr4sdram的体分组结构，采用有效地重排序方法，能够巧妙地将bankgroup带来的延迟最小化。

由于相同bankgroup之间的访存延迟相对较长，本发明采用bankgroup交织的访存调度策略。具体如图7所示，原有的访存调度策略通常是图7左侧所示的命令排列。经过bankgroup交织排序后，如图7右侧，将相邻项之间的访存请求调度为对不同bankgroup的访存操作，使得所有的时序延迟取较小值，访存延迟得到压缩。

本发明实施例中，访存请求进行地址映射处理获得内存颗粒可识别地址；根据读写访存请求的类型，将访存请求分别放入各自的命令队列中，在队列中按照排队规则进行重排序；对访存请求进行读写裁决，然后发送给时序控制单元。除了传递访存请求命令和相应数据之外，访存调度单元还需要对访存请求发出者进行请求反馈。只有接收到对应的反馈信息，处理器核才会认为该访存请求已经完成。对写访存请求而言，是向访存请求者发出写响应信息。读访存请求则是将读数据与其命令信息匹配后，一并发送给访存请求发出者。

请参考图8、图9，图8为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法的地址译码流程图；图9为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法的行列地址交织的地址翻译示意图。

进一步地，为了将所述访存请求重排序结果进行行列地址译码，将地址信息转化为内存颗粒可识别的三维地址信息，得到待发送访存请求队列，可以进行以下步骤：

步骤s21：将行地址分割为行地址高位、行地址低位；将列地址分割为列地址高位、列地址低位；

步骤s22：将所述待发送访存请中的地址按照预设规则翻译为对应的行地址高位、行地址低位、列地址高位、列地址低位；

步骤s23：将行地址中的部分位与bank地址进行异或，得到发送给内存颗粒的bank地址；

步骤s24：按照行地址高位、列地址高位、bank地址、片选地址、行地址低位、列地址低位的顺序排序得到待发送访存请求。

访存调度单元需要将一维地址信息映射为ddr4sdram可识别的三维地址信息，地址映射方式决定了体、行以及列地址的内容。每个内存控制器中都包含多个rank，rank中并联了多个内存颗粒，实现数据访问的并行性，加大了数据宽度。多个bank组成的rank结构，增加了bank级并行度。片选信号用来选通对应的rank。综上可知，从访存调度单元传递到时序控制单元的地址信息包含了4个因素：片选信号、体地址、行地址、列地址。

请参考图10、图11，图10为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法的优先级控制流程图；图11为本发明实施例提供的一种面向乱序高性能核的内存控制器命令调度方法的访存调度队列结构图。

优选地，所述按照优先级控制所述待发送访存请求队列中的访存请求进行相应的读写操作，包括：

步骤s31：将所述待发送访存请求队列分为读访存请求队列、写访存请求队列；

步骤s32：判断所述写访存请求队列中的请求数量与预设数量的关系，得到判断结果；

步骤s33：根据所述判断结果，控制所述读访存请求队列、所述写访存请求队列的优先级顺序。

本发明实施例中，访存调度策略通过将访存命令按照不同bank来分组，既减少行冲突，也提高bank级并行度。但是，不能减少读写切换所带来的带宽损失。该方案内存控制器摒弃了将所有访存请求存放在一个命令队列中进行调度的方式，而是将读写访存请求分别放置在两个队列中，同时增加读写仲裁单元对访存请求进行读写切换。该设计在保证页局部性和bank级并行度的基础上，减小了访存的读写切换率。另一方面，在访存请求中，读写行为各有特点，两者的访存路径具有较大差异。读、写两个访存调度队列分别根据其访存行为的特点来设计，能够保证内存控制器的高性能。

访存调度策略中，读访存请求都具有较高的优先级，这一做法主要是为了弥补读请求路径长对访存性能的影响。这种处理方式降低了设计的复杂度，却不能减少读写切换行为，也不会提升访存性能。采用优先级可变的读写切换策略，内存控制器可以根据读写命令队列中的访存请求信息灵活进行读写请求切换，最大程度地减少读写切换带来的带宽损失。

如果所述写访存请求队列中的请求数量不大于预设数量，则将所述读访存请求队列的优先级设置为高于所述写访存请求队列的优先级；如果所述写访存请求队列中的请求数量大于预设数量，则将所述写访存请求队列的优先级设置为高于所述读访存请求队列的优先级。

请参考图12，图12为本发明实施例提供一种面向乱序高性能核的内存控制器命令调度装置的组成示意图。

本发明实施例提供一种面向乱序高性能核的内存控制器命令调度装置1200，包括：

访存信息获取模块1210，用于获取若干个访存请求信息；

重排序模块1220，用于判断所述访存请求操作中相邻访存请求信息的bankgroup是否相同；如果相同，则在bankgroup相同的相邻访存请求信息之间插入bankgroup不同的访存请求信息，直到所述访存请求信息中任意相邻的两个访存请求信息的bankgroup均不相同，从而确定访存请求操作的重排序结果；

地址翻译模块1230，用于将所述访存请求重排序结果进行行列地址译码，将地址信息转化为内存颗粒可识别的三维地址信息和片选信号，从而确定待发送访存请求队列；

优先级控制模块1240，用于按照优先级高低，控制所述待发送访存请求队列中的访存请求进行相应的读写操作。

优选地，所述地址翻译模块包括：

地址分割单元，用于将行地址分割为行地址高位、行地址低位；将列地址分割为列地址高位、列地址低位；

地址翻译单元，用于将所述待发送访存请中的地址按照预设规则翻译为对应的行地址高位、行地址低位、列地址高位、列地址低位；

bank地址处理单元，用于将行地址中的部分地址线与bank地址进行异或，从而确定内存颗粒的bank地址；

地址排序单元，用于按照行地址高位、列地址高位、bank地址、片选地址、行地址低位、列地址低位的顺序排序得到待发送访存请求。

优选地，所述优先级控制模块包括：

读写分队单元，用于将所述待发送访存请求队列分为读访存请求队列、写访存请求队列；

读队列数量判断单元，用于判断所述写访存请求队列中的请求数量与预设阈值的关系，得到判断结果；

优先级控制单元，用于根据所述判断结果，控制所述读访存请求队列、所述写访存请求队列的优先级顺序。

优选地，所述优先级控制单元包括：

第一优先级控制子单元，用于如果所述写访存请求队列中的请求数量不大于预设阈值，则将所述读访存请求队列的优先级设置为高于所述写访存请求队列的优先级；

第二优先级控制子单元，用于如果所述写访存请求队列中的请求数量大于预设阈值，则将所述写访存请求队列的优先级设置为高于所述读访存请求队列的优先级。

请参考图13，图13为本发明一种具体实施方式提供的面向乱序高性能核的内存控制器命令调度设备的结构示意图。

本发明实施例提供一种面向乱序高性能核的内存控制器命令调度设备1300，包括：

存储器1310，用于存储计算机程序；

处理器1320，用于执行所述计算机程序时实现如上述任一种实施例所述的面向乱序高性能核的内存控制器命令调度方法的步骤。

本发明实施例提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一种实施例所述的面向乱序高性能核的内存控制器命令调度方法的步骤。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(cpu)、输入/输出接口、网络接口和内存。存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(ram)和/或非易失性内存等形式，如只读存储器(rom)或闪存(flashram)。存储器是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(pram)、静态随机存取存储器(sram)、动态随机存取存储器(dram)、其他类型的随机存取存储器(ram)、只读存储器(rom)、电可擦除可编程只读存储器(eeprom)、快闪记忆体或其他内存技术、只读光盘只读存储器(cd-rom)、数字多功能光盘(dvd)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitorymedia)，如调制的数据信号和载波。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。