一种基于多核并行高速平台的水声信号处理装置的制作方法

本实用新型属于电子技术领域，特别是一种基于多核并行高速平台的水声信号处理装置。

背景技术：

水声信号处理系统广泛应用于水下兵器、水下探测、海洋工程等军用或民用领域。其核心技术在于将水下换能器接收到的水下微弱的特征水声信号放大滤波且数字化后进行算法处理来识别目标的方位、距离、深度以及航行速度等位置或运动信息。需要对换能器阵列发生驱动波形，并对反射波感应的多路水声信号的频谱、幅度、相位等特性进行科学计算和解析。随着当今武器系统和水下探测系统对目标或环境的识别要求日益严苛和细节化，对水声信号处理的机的性能也提出越来越高的要求。更多的通道数、更高的采样率、更快的数据计算处理能力、更快的数据传输带宽、更充足的存储记录空间、更小的体积、更低的功耗，提升这些指标一直是业界工程师不断追求的目标。

技术实现要素：

本实用新型的目的在于提供一种基于多核并行高速平台的水声信号处理装置。

本实用新型解决上述问题的技术方案为：一种基于多核并行高速平台的水声信号处理装置，包括：

多通道同步sar高速ad采集电路、多通道da波形发生器、处理单元、数据存储单元和用于为水声信号处理装置提供电源的电源电路；

所述处理单元包括fpga底层逻辑控制模块、sopcarm控制器和dsp计算单元，所述sopcarm控制器和dsp计算单元分别和fpga底层逻辑控制模块相连接；

所述多通道同步sar高速ad采集电路、多通道da波形发生器、和数据存储单元分别和处理单元中的fpga底层逻辑控制模块连接。

按上述方案，所述处理单元中采用多核处理器间无损数据链提供数据通讯通道。

按上述方案，所述dsp计算单元包括主dsp计算单元和从dsp计算单元，所述主dsp计算单元通过hyperlink高速串行总线与从dsp计算单元进行数据交互。

按上述方案，所述dsp计算单元通过高速pcie总线与fpga底层逻辑控制模块连接。

按上述方案，所述主dsp计算单元和从dsp计算单元为8核dsp计算单元。

按上述方案，所述水声信号处理装置还包括与航向控制系统交互信息的rs232接口。

按上述方案，所述多通道同步sar高速ad采集电路是用于采集来自换能器阵前端各个通道低噪声放大滤波电路的模拟波形的多通道同步sar高速ad采集电路。

按上述方案，所述多通道da波形发生器是用于为换能器产生发射波形的正弦信号发生电路。

该装置工作的原理是：本实用新型装置中，fpga底层逻辑pl控制多通道同步sar高速ad采集电路采集来自前端各个通道低噪声放大滤波电路的模拟波形将之数字化缓存在pl中的ram中。这些数据将实时通过pl内的dma控制器映射至sopcarm控制器外围ddr缓存中。sopcarm控制器负责将ddr中的数据通过高速pcie总线传输给主计算单元。主dsp计算单元通过hyperlink高速串行总线与从dsp计算单元进行数据交互。主从dsp处理完成的数据以及参数通过高速pcie总线映射至sopcarm控制器外围的ddr中。sopcarm控制器再将这些数据存储至大容量数据存储单元或用千兆网传输至其它终端进行仿真或回读。

本实用新型装置带来的有益效果是：

1、传统技术多用计算机板卡+各种功能板卡架构组成。这样的计算机系统成本高昂，体积庞大、功耗巨大。而本设计采用高集成化的sopcfpga与多核dsp的架构，打破传统的计算机架构且专为水声信号处理平台量身定制，使整个系统所有功能单元集成至单个电路板。

2、本实用新型采用主从式8核dsp，极大地提升了信号处理机的数字处理能力，能采用更庞大的计算量，能让16个dsp核并行计算信号特征。

附图说明

图1是本实用新型一个实施例的装置的结构示意图；

图2是本实用新型一个实施例的装置的样机实物照片。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。

如图1所示，一种多核并行高速平台的水声信号处理装置，包括：多通道同步sar高速ad采集电路、多通道da波形发生器、fpga底层逻辑控制模块、sopcarm控制器、多核dsp计算单元、大容量数据存储单元和电源电路；

其中，多通道同步sar高速ad采集电路为具有16通道、200kps采样率、16位精度的ad采集电路；多通道da波形发生器为具有6路1m更新率的正弦信号发生电路。

fpga底层逻辑控制模块、sopcarm控制器、多核dsp计算单元共同组成了处理单元；

其中，fpga底层逻辑控制模块具有高速并行控制ad、da、flash阵列、和高速数据链的底层逻辑。

sopcarm控制器，具有千兆网口、高速数据链、数据盘存储的应用软件控制功能。

多核dsp计算单元，具有两片8核dsp平台和高速数据缓存，可根据内置的算法或控制指令，完成水声信号数字信号处理、目标位置或运动信息识别、航行指令指示、高速数据链控制等功能。

本实施例采用无损数据链处理水声音频信号，多核处理器间无损数据链，用于为装置中，两片8核dsp、双核sopca8arm处理器、fpgapl(可编程逻辑)以及ddr缓存提供高速数据通讯通道的功能。

本实施例中的大容量数据存储单元，采用非sata硬盘或emmc类存储介质的底层flash介质、具有1tb大容量存储量、50mb/s存储带宽、对存储器基本单元nandflash阵列进行逐个并行控制。

电源电路，具有为多核处理器提供多样化直流电源的功能，具有高效率、低纹波的特点。

本实用新型装置的工作方法：fpga底层逻辑pl控制多通道同步sar高速ad采集电路采集来自前端各个通道低噪声放大滤波电路的模拟波形将之数字化缓存在pl中的ram中。这些数据将实时通过pl内的dma控制器映射至sopcarm控制器外围ddr中。sopcarm控制器负责将ddr中的数据通过高速pcie总线传输给主计算单元。主dsp计算单元通过hyperlink高速串行总线与从dsp计算单元进行数据交互。主从dsp处理完成的数据以及参数通过高速pcie总线映射至sopcarm控制器外围的ddr中。sopcarm控制器再将这些数据存储至大容量数据存储单元或用千兆网传输至其它终端进行仿真或回读。每次计算，主dsp计算单元通过对每个周期的采样数据计算，实时调整需要的航向指令并通过rs232接口发送至控制系统。且通过pcie总线向fpgapl给出发射波形的参数，以便让pl控制多通道da产生需要的频率、幅度、相位的发射波形给换能器。

图2是依据本实用新型方案生产的样机，图中：1-fpgasopc平台(pl+arm)、2-大容量数据存储单元、3-多通道同步sar高速ad采集电路、4-主多核dsp计算单元、5-从多核dsp计算单元、6-多通道da波形发生器、7-电源电路。