一种数字图像大数据的高速传输装置的制作方法

本实用新型涉及数据传输硬件电路以及数据读写控制领域，具体说是一种数字图像大数据的高速传输装置。

背景技术：

在计算机的数据传输以及读写控制领域，高速数据传输技术一直是世界范围内各大公司以及研发人员所追求的目标。随着技术的进步，高速传输协议与接口层出不穷，例如usb接口，协议1.0诞生于1996年1月，传输速度达到12mbit/s，2000年推出的usb2.0协议，传输速度达到480mbit/s，2017年9月推出的usb3.2协议，最高传输速度达到20gbit/s。虽然usb等计算机外设接口的数据传输速度越来越高，但是实际传输速度仍然受到计算机内部总线传输速度的限制，因为从usb等外设接口传来的数据，首先需要被传输到计算机主板的总线上，然后通过总线控制器、随机存储器以及中央处理单元，最终再通过存储器总线被存储到非易失性存储器中。这个过程中，数据传输的实际速度被存储器总线所限制（6gbit/s）。因此对于一些大型数据，特别是以数字病理全切片图像为代表的数字图像大数据，数据传输速度被存储器速度所限制，无法实现高速的数据传输、显示与存储，极大降低了图像处理的实时性，特别是在数字病理领域，数字病理全切片图像大数据的传输速度直接决定数字病理诊断的效率以及数字病理扫描仪的性能。

技术实现要素：

为了解决以数字病理全切片图像为代表的数字图像大数据的高速传输问题，有效提升数字病理诊断效率与数字病理扫描仪的性能，本实用新型提供一种新式的数字图像大数据的高速传输装置，实现252gbit/s的最高速数据传输，主要应用于多个成像设备的图像同时显示以及超高速的数字病理切片扫描领域。

本实用新型的高速数据传输原理是这样的：

一方面，本实用新型提供一种数字图像大数据的高速传输装置，包括图像采集装置、图像数据采集控制器、数据总线接口、随机存储器、中央处理器、非易失性存储器和显示输出端口；其中，图像采集装置通过并行数据接口与图像数据采集控制器相连，图像数据采集控制器用于读取图像采集装置传输来的数字图像数据；图像数据采集控制器与随机存储器通过数据总线接口进行连接，图像数据采集控制器通过数据总线接口向随机存储器传送数字图像数据；中央处理器与随机存储器、非易失性存储器以及显示输出端口通过电路总线连接，中央处理器用于读取随机存储器中的数字图像数据，将数字图像数据存储入非易失性存储器中，同时输出到显示输出端口用于图像数据显示。

本实用新型是一种面向计算机的大型图像数据采集、传输、显示、存储方法，具体是将多台数字相机或数字扫描仪等数字化图像采集设备传输来的数字图像大数据高速地上传到数字图像处理系统并实时显示与高速存储的方法，以解决传统的数据传输方法对数字图像大数据无法实现短时间的高速传输、显示缓慢的问题。

一种大型数字图像数据的高速传输方法，是一种针对数字图像大数据高速传输、显示与存储的新式数据高速传输技术。首先图像数据采集控制器对图像数据采集装置进行数据读取，通过图像数据采集控制器内集成的数据处理单元对图像数据进行色彩调整、数据格式变换以及数据压缩等预处理后，将数字图像大数据送入数据传输总线；其次在运行于中央处理器上的控制程序切换中央处理器与总线控制器对数据传输总线的控制权，将读取到数据传输总线的大数据，通过直接存储器访问的方式，写入随机存储器中，最后控制程序将对数据传输总线的控制权由总线控制器交回中央处理器中，通过数据传输总线以及直接存储器访问的方式，将随机存储器中的数据直接写入数据显示端口，在图像数据显示的同时，后台自动将图像大数据以直接存储器访问的方式写入非易失性存储器中，实现数字图像大数据的高速图像显示与非易失存储。

本实用新型中，数据传入随机存储器时，没有经过中央处理器，而是通过数据总线直接写入随机存储器中，因此数据总线上的数据传输速度与随机存储器的数据传输速度的最小值决定了本实用新型数据传输速度的最大值，当数据总线采用pciexpress3.016通道接口时，最高传输速度为252gbit/s，当随机存储器采用ddr4sdrampc4-34100时，最高传输速度为272.8gbit/s，因此，此种情况下，本实用新型的最高传输速度为252gbit/s，对于数据量约32gbit的数字病理全切片图像的传输来说，最短传输时间约0.13秒，符合实时数据传输的需要。

本实用新型中，数据传入显示输出端口时，中央处理器直接读取随机存储器中的数据，将其送入显示输出端口，因此随机存储器的数据传输速度与显示输出端口数据传输速度的最小值，决定了本实用新型显示输出速度的最大值，当随机存储器采用ddr4sdrampc4-34100时，最高传输速度为272.8gbit/s，当显示输出端口采用hdmi2.1接口协议时，最高传输速度为48gbit/s，因此，在此种情况下，本实用新型的最高显示输出速度为48gbit/s，对于数据量约32gbit的数字病理全切片图像的传输来说，最短传输时间约0.7秒，符合高速数据显示的需要。

本实用新型中，中央处理器直接读取随机存储器中的数据并送入显示输出端口的同时，也通过数据总线将数据送入非易失性存储器中，因此随机存储器的数据传输速度与非易失性存储器的数据传输速度的最小值，决定了本实用新型数据储存速度的最大值，当随机存储器采用ddr4sdrampc4-34100时，最高传输速度为272.8gbit/s，当非易失性存储器的数据传输接口采用s-ata3.0协议时，最高传输速度为6gbit/s，因此，在此种情况下，本实用新型的最高数据存储速度为6gbit/s，对于数据量约32gbit的数字病理全切片图像的存储来说，最短存储时间约5.3秒，由于数字图像输出显示后，使用者通常需要进行观察，特别是在数字病理诊断过程中，对于数字病理图像进行观察和诊断的时间至少需要20秒（一般病理诊断的最短时间），因此本实用新型的数据存储时间符合高速数据存储的需要。

进一步的，前述的图像采集装置为具有光电转换并生成数字信号的传感器、或者具有数字图像输出能力的设备。

进一步的，图像数据采集控制器以及中央处理器为具有串行计算及逻辑处理的处理器芯片或电子系统、或者具有并行计算及逻辑处理的处理器芯片或电子系统。

进一步的，图像数据采集控制器以及中央处理器为现场可编程门阵列，或者中央处理单元。

进一步的，数据总线接口为从图像数据采集控制器到随机存储器之间的数据总线及硬件接口。

进一步的，数据总线接口为pci-express总线及接口、或者usb总线及接口、或并行传输总线及接口。

进一步的，随机存储器为具有数据缓冲存取的寄存器。

进一步的，随机存储器为预存缓冲器，或者双倍数据率随机存取存储器，又或者双倍数据率同步动态随机存取存储器。

进一步的，非易失性存储器为电源关闭后，所存储的数据不会消失的计算机存储器。

进一步的，非易失性存储器为只读存储器，或者磁盘存储器，又或者固体硬盘存储器。

进一步的，图像数据采集控制器用于并行或者串行地接收图像采集装置的方法或者通信协议，以对图像数据采集处理。

进一步的，图像数据采集控制器还采用串行或者并行数据计算的方法对图像数据进行预先处理。

进一步的，所述串行或者并行数据计算的方法为图像数据格式的转换计算方法，和/或图像数据压缩的计算方法，和/或图像色彩调整的计算方法。

进一步的，随机存储器用于以直接存储器访问的方式将读取的总线接口数据写入。

进一步的，中央处理器用于将随机存储器中存储的数据进行读取，以直接存储器访问的方式将随机存储器中读取的数据写入显示输出端口。

进一步的，非易失性存储器用于将随机存储器中存储的数据进行读取，以直接存储器访问的方式将读取的随机存储器数据写入。

另一方面，本实用新型还提供一种数字图像大数据的高速传输方法，其包括以下步骤：

步骤s1：图像采集装置采集数字图像数据；

步骤s2：图像数据采集控制器读取图像采集装置传输来的数字图像数据，并通过数据总线接口向随机存储器传送数字图像数据；

步骤s3：中央处理器读取随机存储器中的数字图像数据，将数字图像数据存储入非易失性存储器中，同时输出到显示输出端口用于图像数据显示。

对于数字图像大数据，特别是数字病理全切片图像，本实用新型一种数字图像大数据的高速传输装置及其传输方法相对于现有技术相比，具有以下的不同点和优越性：

现有技术中，中央处理器首先接收usb等外部设备接口传输来的图像数据，其次将数据写入随机存储器，然后读取随机存储器内的数据，将其送入显示输出端口，在显示结束后，数据停留在显示缓存，中央处理器再将随机存储器内的数据通过总线传输到非易失性存储器中。这个过程由中央处理器进行控制，通常造成数据传输缓慢，通常需要10秒以上，甚至数分钟的时间，例如当中断处理任务发生时，中央处理器需要暂停当前数据传输任务，中断处理任务结束后，中央处理器需要回复数据传输任务，过多的中断处理任务可导致数据传输速度降低。

本实用新型的方法，数据传输过程没有中央处理器的干预，控制程序控制中央处理器将数据总线控制权切换到总线控制器，从而实现数据从总线直接对随机存储器的传输，此情况下，数据传输属于端到端的传输，不存在中断，且总线传输速度大，能够实现更加高速的数据传输。

另外，本实用新型的方法，用于显示的数据传输与面向非易失性存储器的数据传输属于并发性数据传输，二者同时进行，且属于直接存储器读取与数据传输，因此数据速度的上限被限制在显示端口以及非易失性存储器速度，充分发挥数据总线传输优势，使数据传输速度达到极限。

上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，并可依照说明书的内容予以实施，以下以本实用新型的较佳实施例并配合附图详细说明如后。

附图说明

图1为本实用新型一种数字图像大数据的高速传输装置的硬件实现结构与数据处理流程图；

图2为本实用新型一种具有多个数字图像传感器并行图像采集、图像数据传输、显示与存储的数字图像大数据的高速传输装置的硬件实现结构图；

图3为本实用新型一种数字图像大数据的高速传输方法的流程图。

附图标记：1、图像采集装置；2、图像数据采集控制器；3、数据总线接口；4、随机存储器；5、中央处理器；6、非易失性存储器；7、显示输出端口。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明，若本实用新型实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

以下将本实用新型的一种数字图像大数据的高速传输装置及其传输方法做进一步详细描述，但不应该限定本实用新型的保护范围。

本实用新型的目的在于提供一种数字图像大数据的高速传输装置及其传输方法，为大型图像数据，特别是数字病理全切片图像的数据传输提供一种实现方案。

如图1和图2所示，本实用新型的一种数字图像大数据的高速传输装置，包括图像采集装置1、图像数据采集控制器2、数据总线接口3、随机存储器4、中央处理器5、非易失性存储器6和显示输出端口7；其中，图像采集装置1通过并行数据接口与图像数据采集控制器2相连，图像数据采集控制器2用于读取图像采集装置1传输来的数字图像数据；图像数据采集控制器2与随机存储器4通过数据总线接口进行连接，图像数据采集控制器2通过数据总线接口3向随机存储器4传送数字图像数据；中央处理器5与随机存储器4、非易失性存储器6以及显示输出端口7通过电路总线连接，中央处理器5用于读取随机存储器4中的数字图像数据，将数字图像数据存储入非易失性存储器6中，同时输出到显示输出端口7用于图像数据显示。

前述的图像采集装置1可以为具有光电转换并生成数字信号的传感器、或者具有数字图像输出能力的设备。图像数据采集控制器2以及中央处理器5两者可以为具有串行计算及逻辑处理的处理器芯片或电子系统、或者具有并行计算及逻辑处理的处理器芯片或电子系统。优选的，图像数据采集控制器2以及中央处理器5可以为现场可编程门阵列，或者中央处理单元。前述图像数据采集控制器2用于并行或者串行地接收图像采集装置的方法或者通信协议，以对图像数据采集处理。图像数据采集控制器2还采用串行或者并行数据计算的方法对图像数据进行预先处理。所述串行或者并行数据计算的方法可以为图像数据格式的转换计算方法，和/或图像数据压缩的计算方法，和/或图像色彩调整的计算方法。中央处理器5用于将随机存储器4中存储的数据进行读取，以直接存储器访问的方式将随机存储器4中读取的数据写入显示输出端口7。

前述的数据总线接口3可以为从图像数据采集控制器2到随机存储器4之间的数据总线及硬件接口。优选的，数据总线接口3为pci-express总线及接口、或者usb总线及接口、或并行传输总线及接口。前述的随机存储器4可以为具有数据缓冲存取的寄存器。优选的，随机存储器4为预存缓冲器，或者双倍数据率随机存取存储器，又或者双倍数据率同步动态随机存取存储器。随机存储器4用于以直接存储器访问的方式将读取的总线接口数据写入。

前述的非易失性存储器6可以为电源关闭后，所存储的数据不会消失的计算机存储器。优选的，非易失性存储器6为只读存储器，或者磁盘存储器，又或者固体硬盘存储器。非易失性存储器6用于将随机存储器4中存储的数据进行读取，以直接存储器访问的方式将读取的随机存储器数据写入。

如图3所示，本实用新型的实施例还提供一种数字图像大数据的高速传输方法，其包括以下步骤：

步骤s1：图像采集装置1采集数字图像数据；

步骤s2：图像数据采集控制器2读取图像采集装置1传输来的数字图像数据，并通过数据总线接口3向随机存储器4传送数字图像数据；

步骤s3：中央处理器5读取随机存储器4中的数字图像数据，将数字图像数据存储入非易失性存储器6中，同时输出到显示输出端口7用于图像数据显示。

所述一种数字图像大数据的高速传输装置的一种实施例，数字图像采集装置为20个数字图像传感器（cmos），图像数据采集控制器2为现场可编程门阵列（fpga），cmos与fpga之间使用mipi-csi2总线连接，数据传输采用mipi-csi2通信协议，一个cmos传输数据大小为0.3gbit，数据传输速度为4.5gbit/s，总数据大小为240gbit，fpga数据压缩处理后总数据大小为32gbit，中央处理器5为计算机中央处理单元（cpu），fpga与cpu之间通过pciexpress16通道总线连接，数据传输采用pciexpress3.0通信协议，该总线需要传输的数据大小为32gbit，数据传输速度为48gbit/s，随机存储器4为ddr4sdram，数据传输速度为188gbit/s，所需传输数据大小为32gbit，非易失性存储器6为固态硬盘，数据传输接口采用satam.2规格接口，pciexpress3.0通信协议，数据传输速度为4gbit/s，所需传输数据大小为32gbit，显示输出接口7采用hdmi2.1接口与显示通信协议，最高传输速度为48gbit/s。

所述一种数字图像大数据的高速传输装置的实施例，具体数据传输流程为：首先fpga通过mipi-csi2数据接口与通信协议，在同一时刻对20个cmos进行数字图像数据读取，获得20幅数字图像的原始数据；其次fpga对图像原始数据进行格式编码以及数据压缩的预处理，使原始数据成为计算机操作系统可读的图像数据；然后，fpga将预处理后的图像数据送入pciexpress总线，同时操作系统的驱动程序控制cpu，将pciexpress总线控制权切换为计算机主板上的pciexpress控制器，并操作该控制器将相应pciexpress接口中的数据直接传入ddr4sdram，不同cmos采集的数字图像被存入相应的ddr4sdram地址区域，在硬件上实现数字病理全切片图像缓存。

所述一种数字图像大数据的高速传输装置的实施例，具体数据显示与存储流程为：计算机操作系统驱动程序控制pciexpress总线控制器将控制权切换为cpu，并操作cpu将ddr4sdram中的缓存数据读出，此后cpu将分出两个任务线程，一个线程通过总线将数据向显示端口进行数据输出，完成显示任务，与此同时，另一个线程通过总线将数据传输至ssd相应的存储地址，完成非易失性数据存储任务。

所述一种数字图像大数据的高速传输装置的实施例，进行数据传输的具体时间为：从20个cmos芯片通过mipi-csi2接口并行读取数据到fpga的时间为0.07秒，fpga读取数据后需要对数据进行图像格式转换以及数据压缩，但在fpga内部为并行计算，这些预处理过程仅需几个fpga时钟周期即可完成，因此预处理时间短，可忽略不计。fpga进行图像格式转换以及数据压缩之后，将数据通过pciexpress总线传输到ddr4sdram的时间为0.7秒，因此数据采集开始到传输完成的总时间为0.77秒。

所述一种数字图像大数据的高速传输装置的实施例，进行非易失数据存储的具体时间为：8秒；同时进行显示数据传输的具体时间为0.67秒。

这里需要说明的是：在不冲突的情况下，本领域的技术人员可以根据实际情况将上述各示例中相关的技术特征相互组合，以达到相应的技术效果，具体对于各种组合情况在此不一一赘述。

以上所述仅是本实用新型的优选实施方式，本实用新型的保护范围并不仅局限于上述实施例，凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理前提下的若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。