递归网络拓扑数模混合神经网络电路的制作方法

本实用新型涉及模仿生物神经元网络实现人工智能的神经形态工程，尤其涉及一种递归网络拓扑数模混合神经网络电路。

背景技术：

随着各国脑计划的推进类脑智能研究逐渐成为热点，为实现生物大脑的高性能、低功耗、并行计算的运行机制，传统的冯诺依曼架构计算机已经难以满足要求，设计神经网络芯片成为类脑智能研究中的一个重点方向，其中设计脉冲神经网络电路也成为类脑智能研究的一个热点。脉冲神经网络的拓扑结构解释了不同的神经元和突触相互连接及相互作用的方式。不同的拓扑结构，模拟了不同的生物神经网络，脉冲神经网络产生的放电行为也不尽不同。

技术实现要素：

本实用新型所要解决的技术问题是如何提供一种不仅可以实现递归网络拓扑结构，而且可以模仿生物神经突触可塑性实现多种突触可塑机制，并且可以模仿生物体内的蛋白调控神经网络的递归网络拓扑数模混合神经网络电路。

为解决上述技术问题，本实用新型所采取的技术方案是：一种递归网络拓扑数模混合神经网络电路，其特征在于：包括包括呈圆周状排列的n个神经节点、主控制器模块、n个寄存器模块以及n个多路复用器模块，所述每个神经节点都有一个与之对应的多路复用器模块，每个多路复用器模块都有一个与之对应的寄存器，所述主控制器模块的输出端与所述寄存器模块的输入端连接，所述寄存器模块的输出端分别与n个多路复用器模块的控制端连接，所述每个多路复用器模块具有n-1个输入端及若干个输出端，所述主控制器模块经寄存器控制多路复用器模块输出的个数，每个所述神经节点通过对应的多路复用器模块与其它神经节点实现互连，其中n为大于1的自然数。

采用上述技术方案所产生的有益效果在于：本申请所述网络电路中一方面模拟电路部分保证了信号处理的快速性及低功耗性，另一方面，数字电路部分可以精确控制可重构电容阵列及可重构电阻阵列，使所述神经网络电路产生不同的放电形式，为实现类脑神经网络提供基础。本实用新型提出的数模混合神经网络电路通过主控制器模块控制的互连网络，可以实现多种递归网络拓扑结构，例如深度神经网络拓扑、小世界属性网络拓扑、无尺度网络拓扑、随机神经网络等等。本申请中微控制器单元可以加载任何符合生物实际的软件调控规则，例如神经突触可塑性的规则：短时程可塑性规则、长时程可塑性规则、脉冲时间依赖突触可塑性（stdp）学习规则等，还例如神经元之间的蛋白调控规则：基因调控规则或元胞自动机调控规则等。这为实现类脑神经网络提供了技术基础及框架。

附图说明

下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

图1是本实用新型实施例所述数模混合的神经网络电路的原理图；

图2是本实用新型实施例所述网络电路中神经节点的原理图；

图3是本实用新型实施例所述网络电路中互连网络的原理框图；

图4是本实用新型实施例所述神经节点中可重构电容阵列的原理图；

图5是本实用新型实施例所述神经节点中可重构电阻阵列的原理图；

图6是本实用新型实施例所述神经元电路输出的一个动作脉冲示意图；

图7是本实用新型实施例所述可重构电容阵列电容值为0.6uf时所述神经元电路产生的动作脉冲图；

图8是本实用新型实施例所述可重构电容阵列电容值为0.1uf时所述神经元电路产生的动作脉冲图。

图9是本实用新型实施例所述可重构电容阵列电容值为1.5uf时所述神经元电路产生的动作脉冲图。

图10是本实用新型实施例所述神经节点中兴奋性突触电路的原理图；

图11是本实用新型实施例所述神经节点中抑制性突触电路的原理图。

具体实施方式

下面结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是本实用新型还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施例的限制。

总体的，如图1和图3所示，本实用新型实施例公开了一种递归网络拓扑数模混合神经网络电路，该数模混合神经元电路由模拟电路部分和数字电路部分构成，其中所有的神经形态单元部分都为模拟电路部分，除去神经形态单元以外的电路为数字电路部分，具体的，包括呈圆周状排列的n个神经节点、主控制器模块、n个寄存器模块以及n个多路复用器模块，所述每个神经节点都有一个与之对应的多路复用器模块，每个多路复用器模块都有一个与之对应的寄存器，所述主控制器模块的输出端与所述寄存器模块的输入端连接，所述寄存器模块的输出端分别与n个多路复用器模块的控制端连接，所述每个多路复用器模块具有n-1个输入端及若干个输出端，所述主控制器模块经寄存器控制多路复用器模块输出的个数，每个所述神经节点通过对应的多路复用器模块与其它神经节点实现互连，其中n为大于1的自然数。

如图3所示，每个神经节点均通过多路选择器mux模块与其它的神经节点（i≠j）建立连接，主控制器模块通过对应的寄存器来控制多路选择器模块，使得每个神经节点与其它的多个神经节点选通，即可形成神经节点间的多种递归神经网络的拓扑结构。进一步的，本实用新型提出的数模混合神经网络电路通过主控制器模块控制的互连网络，可以实现多种网络拓扑结构，例如循环神经网络拓扑、深度神经网络拓扑、小世界属性网络拓扑、无尺度网络拓扑、随机神经网络等等。

进一步的，如图2所示，每个所述神经节点包括微控制器单元、脉冲神经元电路单元以及突触电路单元，所述神经节点的输入端与所述脉冲神经元电路单元的输入端连接，所述脉冲神经元电路单元的输出端与所述突触电路单元的输入端连接，所述突触电路单元的输出端为所述神经节点的信号输出端，所述脉冲神经元电路单元以及突触电路单元受控于所述微控制器单元。

如图2所示，所述脉冲神经元电路单元包括可重构电容阵列、可重构电阻阵列rl、钠通道模块和钾通道模块，所述可重构电容阵列和可重构电阻阵列rl受控于所述微控制器单元，所述微控制器单元内设置有软件定义的控制规则，微控制器单元根据控制规则控制所述可重构电容阵列的容值以及所述可重构电阻阵列rl的阻值；所述脉冲神经元电路单元的输入端为所述神经节点的输入端，所述脉冲神经元电路单元的输入端与所述可重构电容阵列的c+端连接，所述可重构电容阵列的c+端连接所述脉冲神经元电路的输出端，所述可重构电容阵列的c-端接地；所述可重构电容阵列与可重构电阻阵列rl并联，所述钠通道模块和所述钾通道模块与所述可重构电阻阵列rl并联；

可重构电容阵列接收由所属脉冲神经元电路单元输入端输入的电流信号iext，首先对所述可重构电容阵列进行充电，当所述可重构电容阵列的电压大于所述钠通道模块中q1的开启电压时，所述钠通道模块对可重构电容阵列以及所述钾通道模块进行充电，用于模拟生物神经元钠离子通道开启，当所述钾通道模块中c1的电压大于q3的开启电压时，所述可重构电容阵列再通过所述钾通道模块进行放电，模拟生物神经元钾离子通道开启，继而钠通道模块产生的钠通道电流停止对可重构电容阵列充电，模拟神经元细胞膜上钠离子通道关闭；最后，可重构电容阵列也停止通过所述钾通道模块放电，输入电流信号iext继续对可重构电容阵列充电，使可重构电容阵列两端的电压恢复到静息电位，完成一个动作脉冲的产生过程。

进一步的，微控制器单元内装载突触可塑规则、基因调控规则或元胞自动机规则等等。所述突触可塑规则可以是短时程可塑性规则、长时程可塑性规则、脉冲时间依赖突触可塑性（stdp）学习规则等。微控制器单元根据突触可塑规则来调节突触电路单元中的可重构电阻阵列rw的值，从而模仿生物神经突触的可塑性。此外，微控制器单元还根据与其他微控制器单元建立起的基因调控规则或元胞自动机规则来调节可重构电容阵列的容值或可重构电阻阵列rl的值，模仿生物神经网络中的蛋白调控网络，实现单个神经元膜电容和漏电阻rl的改变。

可重构电容阵列可等效为一个可变的电容，可重构电容陈列的c+端连接数模混合神经元电路的输出端，c-端与地连接。可重构电容阵列是由20个继电器（kij）和20个电容组成的电容阵列，通过微控制器单元经移位寄存器控制继电器的开断，来实现可重构电容阵列容值的调节。可重构电容阵列的容值调节范围为0nf~11111nf，容值的分辨率为0.1nf。若将可重构电容阵列中电容的容值相应减小一个数量级，则可重构电容阵列的容值调节范围及分辨率也将减小一个数量级。

详细的，如图4所示，所述可重构电容阵列包括20个继电器以及20个电容，所述可重构电容阵列的c+端分为若干路，第1路经100pf电容与继电器k11中单刀双掷开关的公共接线端连接，继电器k11中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；第2路经1nf电容与继电器k21中单刀双掷开关的公共接线端连接，继电器k21中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；第3路经0.01uf电容与继电器k31中单刀双掷开关的公共接线端连接，继电器k31中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；第4路经0.1uf电容与继电器k41中单刀双掷开关的公共接线端连接，继电器k41中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；第5路经1uf电容与继电器k51中单刀双掷开关的公共接线端连接，继电器k51中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；

第6路经200pf电容与继电器k12中单刀双掷开关的公共接线端连接，继电器k12中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；第7路经2nf电容与继电器k22中单刀双掷开关的公共接线端连接，继电器k22中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；第8路经0.02uf电容与继电器k32中单刀双掷开关的公共接线端连接，继电器k32中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；第9路经0.2uf电容与继电器k42中单刀双掷开关的公共接线端连接，继电器k42中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；第10路经2uf电容与继电器k52中单刀双掷开关的公共接线端连接，继电器k52中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；

第11路经300pf电容与继电器k13中单刀双掷开关的公共接线端连接，继电器k13中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；第12路经3nf电容与继电器k23中单刀双掷开关的公共接线端连接，继电器k23中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；第13路经0.03uf电容与继电器k33中单刀双掷开关的公共接线端连接，继电器k33中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；第14路经0.3uf电容与继电器k43中单刀双掷开关的公共接线端连接，继电器k43中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；第15路经3uf电容与继电器k53中单刀双掷开关的公共接线端连接，继电器k53中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；

第16路经400pf电容与继电器k14中单刀双掷开关的公共接线端连接，继电器k14中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；第17路经4nf电容与继电器k24中单刀双掷开关的公共接线端连接，继电器k24中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；第18路经0.04uf电容与继电器k34中单刀双掷开关的公共接线端连接，继电器k34中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；第19路经0.4uf电容与继电器k44中单刀双掷开关的公共接线端连接，继电器k44中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接；第20路经4uf电容与继电器k54中单刀双掷开关的公共接线端连接，继电器k54中单刀双掷开关的另外两个接线端分别与所述可重构电容阵列的c+端以及c-端连接。

进一步的，如图2所示，所述钠通道模块包括三极管q1、三极管q2、电阻r2、电阻r4以及电压源vna，所述三极管q1的基极分为两路，第一路与所述可重构电容阵列的c+端连接，第二路与三极管q2集电极连接，所述三极管q1的发射极经电阻r4接地，所述三极管q1的集电极与所述三极管q2的基极连接，所述三极管q2的发射极经电阻r2与所述电压源vna的正极连接，所述电压源vna的负极接地，所述三极管q2的集电极为所述钠通道模块的一个接线端，该接线端与所述钾通道模块的一个接线端连接。

进一步的，如图2所示，所述钾通道模块包括三极管q3、电阻rr、电阻r3、电容c1以及电压源vk，所述电阻r3的一端分为三路，第一路与所述钠通道模块的一个接线端连接，第二路与电阻rr的一端连接，第三路与所述神经元电路的输出端连接，所述电阻r3的另一端与所述三极管q3的集电极连接，所述三极管q3的发射极与所述电压源vk的负极连接，所述电压源vk的正极接地，所述三极管q3的基极分为两路，第一路与电阻rr的另一端连接，第二路经电容c1接地；

可重构电容阵列接收外部输入电流信号iext，其两端的膜电压vmem不断升高；当膜电压vmem大于三极管q1的开启电压时，三极管q1、三极管q2开启，三极管q2集电极输出钠通道电流，对可重构电容阵列进行快速充电，膜电位vmem迅速升高，该过程用于模拟生物神经元钠离子通道开启，神经元细胞膜外钠离子迅速内流的过程；

钠通道电流对可重构电容阵列快速充电的同时，对钾通道模块中的电容c1缓慢充电，电容c1电压vr缓慢上升，当所述vr值大于三极管q3的开启电压时，三极管q3打开，可重构电容阵列通过电阻r3、三极管q3支路放电，三极管q3发射极输出钾通道电流，膜电压vmem迅速下降，该过程用于模拟生物神经元钾离子通道开启，神经元细胞膜内钾离子迅速外流而使膜电压vmem迅速下降的过程，其中vk为模拟钾通道平衡电压的电压源，该电压源值越大，q3开启后，q3发射极输出的钾通道电流就越大，膜电压vmem下降的速度也越大；

当膜电压vmem下降到小于三极管q1的开启电压时，三极管q1截止，钠通道模块产生的钠通道电流停止对可重构电容阵列充电，该过程用于模拟神经元细胞膜上钠离子通道关闭的过程；

当膜电压vmem小于静息电位时，三极管q3若仍然开启，膜电压vmem继续下降，当膜电压vmem下降到小于三极管q3的开启电压时，三极管q3截止，所述可重构电容阵列停止通过钾通道模块进行放电，外部输入电流信号iext继续对可重构电容阵列充电，从而使膜电压vmem恢复到静息电位，从而完成一个动作脉冲的产生过程。所述神经元电路输出的一个动作脉冲波形示意图，如图6所示。

进一步的，如图2所示，所述突触电路单元包括突触主体电路和可重构电阻阵列rw，所述突触主体电路的输入端与所述脉冲神经元电路单元的输出端连接，所述突触主体电路的输出端与所述可重构电阻阵列rw的r+端连接，所述可重构电阻阵列rw的r-端为所述神经节点的输出端连接，所述可重构电阻阵列rw受控于所述微控制器单元，所述微控制器单元内设置有控制规则，微控制器单元根据控制规则控制所述可重构电阻阵列rw的阻值。

可重构电阻阵列rl和rw的结构相同，具体电路原理如图5所示。可重构电阻阵列是由28个继电器（kij）和28个电阻组成的电阻阵列，通过微控制器模块经移位寄存器控制继电器的开断，来实现可重构电阻阵列阻值的调节。可重构电阻阵列的阻值调节范围为0ω~11111110ω，阻值的分辨率为1ω。若将可重构电阻阵列中电阻的阻值相应减小一个数量级，则可重构电阻阵列的阻值分辨率则变为0.1ω。

可重构电阻阵列rl在脉冲神经元电路单元中起到漏电阻的作用，用于缓慢泄放可重构电容阵列两端的充电电流。可重构电阻阵列rw在突触电路单元中相当于突触权重，起到限流的作用，表征了生物神经元之间的连接强度。

所述可重构电阻阵列包括28个继电器和28个电阻，所述可重构电阻阵列的r+端分为两路，第一路经1欧姆电阻与继电器k11中单刀双掷开关的公共接线端连接，第二路与所述继电器k11中单刀双掷开关的一个分接线端连接；继电器k11中单刀双掷开关的公共接线端的第一路经10欧姆电阻与继电器k21中单刀双掷开关的一个分接线端连接，继电器k11中单刀双掷开关的公共接线端的第二路与继电器k21中单刀双掷开关的公共接线端连接；继电器k21中单刀双掷开关的公共接线端的第一路经100欧姆电阻与继电器k31中单刀双掷开关的一个分接线端连接，继电器k21中单刀双掷开关的公共接线端的第二路与继电器k31中单刀双掷开关的公共接线端连接；继电器k31中单刀双掷开关的公共接线端的第一路经1k欧姆电阻与继电器k41中单刀双掷开关的一个分接线端连接，继电器k31中单刀双掷开关的公共接线端的第二路与继电器k41中单刀双掷开关的公共接线端连接；继电器k41中单刀双掷开关的公共接线端的第一路经10k欧姆电阻与继电器k51中单刀双掷开关的一个分接线端连接，继电器k41中单刀双掷开关的公共接线端的第二路与继电器k51中单刀双掷开关的公共接线端连接；继电器k51中单刀双掷开关的公共接线端的第一路经100k欧姆电阻与继电器k61中单刀双掷开关的一个分接线端连接，继电器k51中单刀双掷开关的公共接线端的第二路与继电器k61中单刀双掷开关的公共接线端连接；继电器k61中单刀双掷开关的公共接线端的第一路经1m欧姆电阻与继电器k71中单刀双掷开关的一个分接线端连接，继电器k61中单刀双掷开关的公共接线端的第二路与继电器k71中单刀双掷开关的公共接线端连接；

继电器k71中单刀双掷开关的公共接线端的第一路经2m欧姆电阻与继电器k72中单刀双掷开关的一个分接线端连接，继电器k71中单刀双掷开关的公共接线端的第二路与继电器k72中单刀双掷开关的公共接线端连接；继电器k72中单刀双掷开关的公共接线端的第一路经200k欧姆电阻与继电器k62中单刀双掷开关的一个分接线端连接，继电器k72中单刀双掷开关的公共接线端的第二路与继电器k62中单刀双掷开关的公共接线端连接；继电器k62中单刀双掷开关的公共接线端的第一路经20k欧姆电阻与继电器k52中单刀双掷开关的一个分接线端连接，继电器k62中单刀双掷开关的公共接线端的第二路与继电器k52中单刀双掷开关的公共接线端连接；继电器k52中单刀双掷开关的公共接线端的第一路经2k欧姆电阻与继电器k42中单刀双掷开关的一个分接线端连接，继电器k52中单刀双掷开关的公共接线端的第二路与继电器k42中单刀双掷开关的公共接线端连接；继电器k42中单刀双掷开关的公共接线端的第一路经200欧姆电阻与继电器k32中单刀双掷开关的一个分接线端连接，继电器k42中单刀双掷开关的公共接线端的第二路与继电器k32中单刀双掷开关的公共接线端连接；继电器k32中单刀双掷开关的公共接线端的第一路经20欧姆电阻与继电器k22中单刀双掷开关的一个分接线端连接，继电器k32中单刀双掷开关的公共接线端的第二路与继电器k22中单刀双掷开关的公共接线端连接；继电器k22中单刀双掷开关的公共接线端的第一路经2欧姆电阻与继电器k12中单刀双掷开关的一个分接线端连接，继电器k22中单刀双掷开关的公共接线端的第二路与继电器k12中单刀双掷开关的公共接线端连接；

继电器k12中单刀双掷开关的公共接线端的第一路经3欧姆电阻与继电器k13中单刀双掷开关的一个公共接线端连接，继电器k12中单刀双掷开关的公共接线端的第二路与继电器k12中单刀双掷开关的一个分接线端连接；继电器k13中单刀双掷开关的公共接线端的第一路经30欧姆电阻与继电器k23中单刀双掷开关的一个分接线端连接，继电器k13中单刀双掷开关的公共接线端的第二路与继电器k23中单刀双掷开关的公共接线端连接；继电器k23中单刀双掷开关的公共接线端的第一路经300欧姆电阻与继电器k33中单刀双掷开关的一个分接线端连接，继电器k23中单刀双掷开关的公共接线端的第二路与继电器k33中单刀双掷开关的公共接线端连接；继电器k33中单刀双掷开关的公共接线端的第一路经3k欧姆电阻与继电器k43中单刀双掷开关的一个分接线端连接，继电器k33中单刀双掷开关的公共接线端的第二路与继电器k43中单刀双掷开关的公共接线端连接；继电器k43中单刀双掷开关的公共接线端的第一路经30k欧姆电阻与继电器k53中单刀双掷开关的一个分接线端连接，继电器k43中单刀双掷开关的公共接线端的第二路与继电器k53中单刀双掷开关的公共接线端连接；继电器k53中单刀双掷开关的公共接线端的第一路经300k欧姆电阻与继电器k63中单刀双掷开关的一个分接线端连接，继电器k53中单刀双掷开关的公共接线端的第二路与继电器k63中单刀双掷开关的公共接线端连接；继电器k63中单刀双掷开关的公共接线端的第一路经3m欧姆电阻与继电器k73中单刀双掷开关的一个分接线端连接，继电器k63中单刀双掷开关的公共接线端的第二路与继电器k73中单刀双掷开关的公共接线端连接；

继电器k73中单刀双掷开关的公共接线端的第一路经4m欧姆电阻与继电器k74中单刀双掷开关的公共接线端连接，继电器k73中单刀双掷开关的公共接线端的第二路与继电器k74中单刀双掷开关的一个分接线端连接；继电器k64中单刀双掷开关的公共接线端的第一路经4m欧姆电阻与继电器k74中单刀双掷开关的一个分接线端连接，继电器k64中单刀双掷开关的公共接线端的第二路与继电器k74中单刀双掷开关的公共接线端连接；继电器k54中单刀双掷开关的公共接线端的第一路经400k欧姆电阻与继电器k64中单刀双掷开关的一个分接线端连接，继电器k54中单刀双掷开关的公共接线端的第二路与继电器k64中单刀双掷开关的公共接线端连接；继电器k44中单刀双掷开关的公共接线端的第一路经40k欧姆电阻与继电器k54中单刀双掷开关的一个分接线端连接，继电器k44中单刀双掷开关的公共接线端的第二路与继电器k54中单刀双掷开关的公共接线端连接；继电器k34中单刀双掷开关的公共接线端的第一路经4k欧姆电阻与继电器k44中单刀双掷开关的一个分接线端连接，继电器k34中单刀双掷开关的公共接线端的第二路与继电器k44中单刀双掷开关的公共接线端连接；继电器k24中单刀双掷开关的公共接线端的第一路经400欧姆电阻与继电器k34中单刀双掷开关的一个分接线端连接，继电器k24中单刀双掷开关的公共接线端的第二路与继电器k34中单刀双掷开关的公共接线端连接；继电器k14中单刀双掷开关的公共接线端的第一路经40欧姆电阻与继电器k24中单刀双掷开关的一个分接线端连接，继电器k14中单刀双掷开关的公共接线端的第二路与继电器k24中单刀双掷开关的公共接线端连接；所述可重构电阻阵列的r-端分为两路，第一路经4欧姆电阻与继电器k14中单刀双掷开关的分接线端连接，第二路与继电器k14中单刀双掷开关的公共接线端连接。

图2中微控制器单元可以是arm、单片机等，微控制器单元用来监测所述脉冲神经元电路的动作脉冲情况，根据微控制器单元中装载的基因调控规则或元胞自动机规则，通过移位寄存器来控制可重构电容阵列和可重构电阻阵列rl中继电器的开断，来分别调节可重构电容阵列的容值和可重构电阻阵列rl的阻值，进而实现不同的神经元放电行为。不同的可重构电容阵列取值下，所述神经元电路产生的动作脉冲形式如图7-图9所示。

进一步的所述突触主体电路为兴奋性突触模拟电路模块或抑制性突触电路模块，如图10所示，所述兴奋性突触模拟电路模块包括二极管d1、电阻r5-r8、电容c2、二极管q4-q5以及电压源v1，所述兴奋性突触模拟电路模块的输入端与所述二极管d1的正极连接，所述二极管d1的负极连接与电阻r5的一端连接，所述电阻r5的另一端分为三路，第一路经电容c2接地，第二路经电阻r6接地，第三路与三极管q4的基极连接，三极管q4的发射极经电阻r7接地，三极管q4的集电极与三极管q5的基极连接，三极管q5的发射极经电阻r8与电压源v1的正极连接，所述电压源v1的负极接地，三极管q5的集电极与所述兴奋性突触模拟电路模块的输出端连接；

兴奋性突触模拟电路输入端接收神经元输出动作脉冲信号，通过二极管d1经电阻r5限流对电容c2充电，同时电阻r6缓慢泄放电流，控制电容c2的充电速度，当电容c2两端电压大于三极管q4的开启电压时，三极管q4和三极管q5导通，兴奋性突触模拟电路输出端输出正向电流。

进一步的，如图11所示，所述抑制性突触电路模块包括电阻r9-r10、电容c3、二极管d2、三极管q6以及电压源v2，所述抑制性突触电路模块的输入端与二极管d2的正极连接，所述二极管d2的负极与电阻r9的一端连接，所述电阻r9的另一端分为三路，第一路经电容c3接地，第二路经电阻r10接地，第三路与三极管q6的基极连接，三极管q6的发射极与电压源v2的负极连接，电压源v2的正极接地，三极管q6的集电极与所述抑制性突触电路模块的输出端连接；

所述抑制性突触电路模块的输入端接收神经元输出动作脉冲信号，通过二极管d2经电阻r9限流对电容c3充电，同时电阻r10缓慢泄放电流，控制电容c3的充电速度，当电容c3两端电压大于三极管q6的开启电压时，三极管q6导通，电流由输出端流入三极管q6的集电极，即抑制性突触模拟电路输出端输出负向电流。