使用自动测试向量的控制器结构测试的制作方法

优先权申请

本申请要求2018年12月13日提交的第16/219,368号美国申请的优先权权益，所述美国申请以全文引用的方式并入本文中。

本公开的实施例大体上涉及存储器子系统，并且更具体地涉及使用自动测试向量对存储器子系统控制器进行结构测试。

背景技术：

存储器子系统可以是存储系统，例如固态驱动器(ssd)，并且可以包含存储数据的一个或多个存储器部件。存储器部件可以例如是非易失性存储器部件和易失性存储器部件。一般来说，主机系统可以利用存储器子系统以在存储器部件处存储数据并且从存储器部件检索数据。

附图说明

根据下文给出的具体实施方式且根据本公开的各种实施例的附图将更加充分地理解本公开。

图1示出了根据本公开的一些实施例的包含存储器子系统的示例计算环境。

图2是示出根据本公开的一些实施例的用于存储器子系统控制器的双重用途引脚配置的框图。

图3是示出根据本公开的一些实施例的电路内测试装置(ict)的部件的框图。

图4是根据本公开的一些实施例的用以执行安装在印刷电路板(pcb)上的存储器子系统控制器的测试的示例方法的流程图。

图5是本公开的实施例可以在其中操作的示例计算机系统的框图。

具体实施方式

本公开的方面涉及使用自动测试向量对存储器子系统中的控制器进行结构测试。存储器子系统在下文也称为“存储器装置”。存储器子系统的实例是存储系统，例如ssd。在一些实施例中，存储器子系统是混合式存储器/存储子系统。通常，主机系统可以利用包含一个或多个存储器部件的存储器子系统。主机系统可以提供将要存储在存储器子系统处的数据并且可以请求将要从存储器子系统检索的数据。存储器子系统控制器(在下文简称为“控制器”)可以从主机系统接收命令或操作，并且可以将所述命令或操作转换为指令或恰当的命令，以实现对存储器部件的所需访问。

在存储器子系统上执行制造测试，以确保所有部件都正确地组装且按预期起作用。硅层级处的控制器测试利用依赖于自动测试模式生成(atpg)(也称为“基于扫描的测试”)的方法。atpg涉及开发用以测试控制器的结构的唯一输入集，被称为“测试向量”。通常由控制器制造商创建并提供atpg向量。

在印刷电路板组件(pcba)层级处，使用在控制器上执行的固件测试控制器功能性。此固件通常是独立于atpg测试向量开发的，且因此需要可能多余的手动开发来测试控制器的恰当功能，所述手动开发需要对控制器的内部架构和寄存器执行情况的详细了解，以提供足够的测试覆盖范围。另外，由于控制器执行用于测试控制器的固件，因此在此过程中测试覆盖范围存在固有损失。此外，基于固件的操作的执行时间通常比纯硬件操作的执行时间长1-2个数量级，这增加了制造成本。另外，开发固件的一次性工程费用(nre)是增加制造成本的额外费用。

本公开的方面通过使电路内测试(ict)装置和存储器子系统控制器经配置以允许在pcba层级测试期间重复使用atpg测试向量来解决常规pcba层级控制器测试的以上和其它缺陷。ict测试装置包含：测试信号发生器，其基于atpg测试向量生成测试信号；以及ict测试装置的引脚驱动器，其将测试信号施加到存储器子系统控制器并且响应于测试信号而读取由存储器子系统控制器提供的输出信号。存储器子系统控制器经配置以包含双重用途的测试引脚，以允许重复使用atpg测试向量。具体地，存储器子系统控制器的通常用于执行基于边界扫描的测试的扫描引脚适用于在印刷电路板(pcb)上具有路径布置，以提供对ict装置的访问，从而促进测试。ict装置经由pcb上的路径布置连接到存储器子系统的测试引脚，并且能够使用atpg向量执行存储器子系统控制器的测试，以实现充分的控制器覆盖范围且允许所有步骤应用一致的覆盖范围。

应了解，上文所描述的方法提供对存储器子系统控制器的常规pcba层级测试的改进，这是因为所述方法允许在pcba层级处重复使用atpg测试向量，由此减少经由具有系统约束的固件实施方案在开发测试覆盖范围中作出的可能多余的努力。此向量重复使用还通过提供确定的故障覆盖范围评估来改进常规的pcba层级测试。更确切地说，通过重复使用atpg测试向量，此方法降低了测试时间内的执行成本。

图1示出了根据本公开的一些实施例的包含存储器子系统110的示例计算环境100。存储器子系统110可以包含媒体，例如存储器部件112-1到112-n。存储器部件112-1到112-n可以是易失性存储器部件、非易失性存储器部件或此类部件的组合。在一些实施例中，存储器子系统110是存储系统。存储系统的实例是ssd。在一些实施例中，存储器子系统110是混合式存储器/存储子系统。一般来说，计算环境100可以包含使用存储器子系统110的主机系统120。例如，主机系统120可以将数据写入到存储器子系统110并且从存储器子系统110读取数据。

主机系统120可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置或包含存储器和处理装置的此类计算装置。主机系统120可以包含或耦合到存储器子系统110，使得主机系统120可以从存储器子系统110读取数据或将数据写入到所述存储器子系统。主机系统120可以经由物理主机接口102耦合到存储器子系统110。如本文所使用，“耦合到”大体上涉及部件之间的连接，其可以是间接通信连接或直接通信连接(例如，不具有中间部件)，无论是有线还是无线的，包含例如电连接、光学连接、磁性连接等连接。物理主机接口102的实例包含但不限于串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总线(usb)接口、光纤通道、串行连接的scsi(sas)等。物理主机接口102可以用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过pcie接口与主机系统120耦合时，主机系统120可以进一步利用非易失性存储器(nvm)高速(nvme)接口访问存储器部件112-1到112-n。物理主机接口102可以提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。

存储器部件112-1到112-n可以包含不同类型的非易失性存储器部件和/或易失性存储器部件的任何组合。非易失性存储器部件的实例包含与非(nand)类型快闪存储器。存储器部件112-1到112-n中的每一个可以包含存储器单元的一个或多个阵列，所述存储器单元例如单层级单元(slc)或多层级单元(mlc)(例如，三层级单元(tlc)或四层级单元(qlc))。在一些实施例中，特定存储器部件可以包含存储器单元的slc部分和mlc部分两者。存储器单元中的每一个可以存储由主机系统120使用的数据的一或多个位(例如，数据块)。尽管描述了例如nand类型快闪存储器的非易失性存储器部件，但存储器部件112-1到112-n可以基于任何其它类型的存储器，例如易失性存储器。在一些实施例中，存储器部件112-1到112-n可以是(但不限于)随机存取存储器(ram)、只读存储器(rom)、动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)、相变存储器(pcm)、磁随机存取存储器(mram)、或非(nor)快闪存储器、电可擦除可编程只读存储器(eeprom)以及非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可以结合可堆叠交叉网格化数据存取阵列基于体电阻的变化来执行位存储。另外，与许多基于闪存的存储器相比，交叉点非易失性存储器可以执行就地写入操作，其中可以在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。此外，如上所述，存储器部件112-1到112-n的存储器单元可以分组到存储器插槽中，所述存储器插槽可以指存储器部件的用于分配给请求者并且将用于存储数据的固定大小的共同单元。

存储器子系统控制器115(下文称为“控制器”)可以与存储器部件112-1到112-n进行通信以执行操作，例如在存储器部件112-1到112-n处读取数据、写入数据或擦除数据，以及其它此类操作。控制器115可以包含硬件，例如一个或多个集成电路和/或离散部件、缓冲存储器，或其组合。控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)或其它合适的处理器。控制器115可以包含经配置以执行存储在本地存储器119中的指令的处理器(处理装置)117。在所示出实例中，控制器115的本地存储器119包含经配置以存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流和例程。在一些实施例中，本地存储器119可以包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可以包含用于存储微码的rom。尽管图1中的示例存储器子系统110已示出为包含控制器115，但在本公开的另一实施例中，存储器子系统110可以不包含控制器115，并且可以替代地依赖于(例如，由外部主机或由与存储器子系统110分离的处理器或控制器提供的)外部控制。

一般来说，控制器115可以从主机系统120接收命令或操作，并且可以将所述命令或操作转换为指令或恰当的命令，以实现对存储器部件112-1到112-n的所需访问。控制器115可以负责其它操作，例如耗损均衡操作、垃圾收集操作、差错检测和差错校正码(ecc)操作、加密操作、高速缓存操作以及在与存储器部件112-1到112-n相关联的逻辑块地址与物理块地址之间的地址转换。控制器115可以进一步包含主机接口电路系统以经由物理主机接口102与主机系统120进行通信。主机接口电路系统可以将从主机系统120接收到的命令转换为命令指令以访问存储器部件112-1到112-n，并且将与存储器部件112-1到112-n相关联的响应转换为用于主机系统120的信息。

存储器子系统110还可以包含未示出的额外电路系统或部件。在一些实施例中，存储器子系统110可以包含高速缓冲存储器或缓冲器(例如，dram)和地址电路系统(例如，行解码器和列解码器)，其可以从控制器115接收地址并且对地址进行解码以访问存储器部件112-1到112-n。

示例计算环境100进一步包含耦合到控制器115的电路内测试(ict)装置104。ict装置104经配置以对控制器115执行测试，从而确保控制器115按预期起作用。具体地，ict装置104专门经配置以在执行控制器115的印刷板组件(pcba)测试时利用自动测试模式生成(atpg)测试向量，其通常仅用于硅层级处的测试。因此，在图1的上下文中，控制器115和存储器子系统110的其它部件安装到印刷电路板(pcb)。因此，电源和pcb控制部件106包含在示例计算环境100中，以将电力和其它控制信号提供到安装在pcb上的存储器子系统110的部件。

ict装置104可以出于测试目的经由与pcb上暴露的控制器115的一个或多个测试点的接触而与控制器115进行通信。例如，如图1上所示，多个测试点108设置在用于控制器115的pcb上。测试点108包含刺激点组和观察点组。ict装置104将基于atpg测试向量生成的测试信号施加到刺激点组，并且响应于测试信号而读取在观察点组处输出的输出信号。

控制器115的测试点108设置在控制器115的测试引脚109上。控制器115的测试引脚109传统上被称为“边界扫描引脚”或简称为“扫描引脚”，这是因为这些测试引脚109通常促进使用基于边界扫描描述语言(bsdl)的测试向量对控制器115进行测试。在添加测试点108的情况下，赋予控制器115的扫描引脚双重用途配置，这是因为所述扫描引脚经配置以促进使用基于bsdl和atpg的测试向量两者对控制器115进行测试。控制器115的经配置为双重用途的测试引脚109的扫描引脚可以(例如)包含扫描输入引脚、扫描输出引脚、扫描启用引脚、扫描时钟引脚、扫描复位引脚和扫描控制引脚。刺激点的至少一部分可以对应于pcb上暴露的控制器115的扫描输入引脚，并且观察点的至少一部分可以对应于pcb上暴露的控制器115的扫描输出引脚。

参考测试引脚109的此双重用途配置，控制器115的测试引脚109中的至少一些可以经配置以包含串联电阻器以缓解争用，所述争用可能是在其它部件也可能连接到正被驱动的网的条件下，另外由通过从atpg测试向量得出的测试信号驱动控制器115的测试引脚109而引起的。测试引脚109的一部分还可以包含额外测试点108，使得测试引脚109在电阻器的两侧上包含测试点108(图1中未示出)。测试引脚109上指定为“无连接”引脚的测试点108未经配置以包含争用缓解电阻器，这是因为在没有其它部件将连接到引脚的条件下将不会出现争用。

作为前文的实例，图2示出了根据本公开的一些实施例的用于存储器子系统控制器115的测试引脚200的双重用途配置。测试引脚200是图1所示的测试引脚109之一的实例。如图所示，测试引脚200包括在驱动器204与缓冲器206之间串联连接的电阻器202。测试点208设置在驱动器204与电阻器202之间，并且测试点210设置在电阻器202与缓冲器206之间。测试点208和210是图1所示的测试点108的实例。以此方式，电阻器202消除或至少缓解可能另外由驱动测试引脚200上的测试点而引起的对下游部件的争用。

尽管图2将测试引脚200示出为包含测试点208和210两者，但在一些情况下，测试引脚200可能仅包含测试点208或210中的单个测试点。另外，在测试引脚200指定为“无连接”引脚的情况下，仅包含测试点208或210中的单个测试点且省略电阻器202。

图3是示出根据本公开的一些实施例的ict装置104的部件的框图。ict装置104包括存储器300、测试信号发生器302、引脚驱动器304-1到304-m以及比较器306。为了避免本发明主题与不必要的细节混淆，已从图3省略了与传达本发明主题的理解没有密切关系的各种功能部件。然而，所属领域的技术人员将容易地认识到，各种额外功能部件可以由ict装置104支持以促进本文中未具体地描述的额外功能性。

存储器300存储atpg测试向量数据308。atpg测试向量数据308包括atpg测试向量的输入和输出。atpg测试向量的输入包括将要施加到控制器115以用于测试目的的输入测试序列(例如，二进制序列)。输出atpg测试向量包括由于将输入atpg测试向量施加到控制器115而产生的预期输出。atpg测试向量数据308可以包含标准测试接口语言(stil)文件或可以其它方式从所述stil文件中提取所述atpg测试向量数据，其可以由控制器115的制造商提供。

测试信号发生器302基于atpg测试向量数据308生成测试信号。由测试信号发生器302生成的测试信号是表示适于驱动pcb上的控制器115的测试点108的输入atpg测试向量的电信号。可以使用处理逻辑实施测试信号发生器302，所述处理逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路，等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。例如，测试信号发生器302可以包含将处理装置(例如，ict装置104的处理器)配置成生成电信号的指令集(例如，存储在存储器300中的软件)。

引脚驱动器304-1到304-m连接到pcb上的控制器115的测试点108。更具体地，引脚驱动器304-1到304-m连接到在pcb上暴露的控制器115的扫描引脚109上的测试点108。如上所述，符合一些实施例，引脚驱动器304-1到304-m可以连接到在pcb上暴露的控制器115的扫描输入引脚、扫描输出引脚、扫描启用引脚、扫描时钟引脚、扫描复位引脚和扫描控制引脚上的测试点108。第一引脚驱动器304-1到304-m组将测试信号施加到pcb上的控制器115的测试点108。也就是说，第一引脚驱动器304-1到304-m组使用测试信号来驱动pcb上的控制器115的刺激点。作为实例，第一引脚驱动器304-1可以驱动在pcb上暴露的控制器115的扫描输入引脚上的刺激点。

第二引脚驱动器304-1到304-m组读取在pcb上的控制器115的测试点108处输出的输出信号。输出信号是由于将测试信号施加到控制器115而输出的控制器115。作为实例，第二引脚驱动器304-1到304-m组可以读取在pcb上暴露的控制器115的扫描输出引脚上的观察点处输出的输出信号。

比较器306将来自控制器115的输出信号与存储在存储器300中的输出atpg测试向量进行比较。也就是说，比较器306将由于将测试信号施加到控制器115而由控制器115输出的输出信号与将测试信号施加到控制器115的预期结果进行比较。比较器306提供测试结果数据，所述测试结果数据指示将输出信号与输出atpg测试向量进行比较的结果。本质上，测试结果数据指示肯定或否定的测试结果。当输出信号与对应的输出测试向量表示的预期结果匹配时，会出现肯定的测试结果。当输出信号与对应的输出测试向量表示的预期结果不匹配时，会出现否定的测试结果。测试结果数据可以包含每个测试信号的指示，或可以包含将所有测试信号施加到控制器115的总体结果的指示。

图4是根据本公开的一些实施例的用以执行安装在pcb上的存储器子系统控制器115的测试的示例方法400的流程图。可以通过处理逻辑执行方法400，所述处理逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路，等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法400由图1和2的电路内测试装置104执行。尽管以特定顺序或次序示出，但除非另外规定，否则可以修改过程的次序。因此，所示实施例应仅作为实例理解，并且所示过程可以不同次序执行，且一些过程可以并行执行。另外，可以在各种实施例中省略一个或多个过程。因此，并非每一实施例中都需要所有过程。其它过程流程是可能的。

在操作405，处理装置访问atpg测试向量数据(例如，atpg测试向量数据308)。atpg测试向量数据包含atpg输入和输出测试向量。每个输入测试向量包括将要施加到控制器115的输入序列，并且每个输出测试向量包括将对应的输入测试向量施加到控制器115的预期结果。atpg测试向量数据308可以对应于stil文件。

在操作410，处理装置将atpg测试向量数据308存储在嵌入式存储器300单元中。在其中电路内测试装置104是处理装置的实施例中，电路内测试装置104将atpg测试向量数据308存储在存储器300中。

在操作415，处理装置将输入测试向量转换为测试信号。例如，处理装置可以将输入测试向量转换为适于驱动pcb上的控制器115的测试点108的电信号。在其中ict装置104是处理装置的实施例中，测试信号发生器302生成测试信号。

在操作420，处理装置将测试信号施加到控制器115。更具体地，处理装置使用测试信号来驱动pcb上的控制器115的测试点108。在其中处理装置是电路内测试装置104的实施例中，电路内测试装置104的第一引脚驱动器304-1到304-m组驱动pcb上的控制器115的刺激点。

在操作425，处理装置读取由于将测试信号施加到控制器115而由控制器115输出的输出信号。更具体地，处理装置读取在pcb上的控制器115的测试点108处输出的输出信号。在其中处理装置是ict装置104的实施例中，ict装置104的第二引脚驱动器304-1到304-m组读取在pcb上的控制器115的观察点处输出的输出信号。

在操作430，处理装置将输出信号与存储在处理装置的存储器单元300中的输出测试向量进行比较。也就是说，处理装置将由于将测试信号施加到控制器115而由控制器115输出的输出信号与将测试信号施加到控制器115的预期结果进行比较。在其中处理装置是ict装置104的实施例中，ict装置104的比较器306将输出信号与存储在存储器300中的输出测试向量进行比较。

在操作435，处理装置输出测试结果数据，其包括输出信号与输出测试向量的比较结果的指示。例如，如果输出信号与对应的输出测试向量(例如，对应于施加到控制器115的特定测试信号的输出测试向量)匹配，则处理装置提供包含肯定的测试结果的指示的测试结果数据，但如果输出信号与输出测试向量不匹配，则处理装置提供包含否定的测试结果的指示的测试结果数据。测试结果数据可以包含每个测试信号的此指示，或可以包含将所有测试信号施加到控制器115的总体结果的指示。

图5示出了计算机系统500的示例机器，所述示例机器内可以执行用于使得所述机器执行本文所论述的方法中的任何一种或多种方法的指令集。在一些实施例中，计算机系统500可以对应于包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)的主机系统(例如，图1的主机系统120)或可以用于执行控制器(例如，控制器115)或ict装置104的操作(例如，以执行对应于信号发生器302的操作)。在替代实施例中，所述机器可以连接(例如，联网)到局域网(lan)、内联网、外联网和/或因特网中的其它机器。机器可以作为点对点(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器操作。

机器可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令集的任何机器。另外，尽管示出了单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行指令集(或多个指令集)以执行本文中所论述的方法中的任何一种或多种方法。

示例计算机系统500包含处理装置502、主存储器504(例如，rom、快闪存储器、例如sdram或rambusdram(rdram)等dram)、静态存储器506(例如，快闪存储器、静态随机存取存储器(sram)等)，以及数据存储系统518，其经由总线630彼此进行通信。

处理装置502表示一个或多个通用处理装置，例如微处理器、中央处理单元等。更具体地，处理装置502可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器、或实施其它指令集的处理器或实施指令集的组合的处理器。处理装置502也可以是一个或多个专用处理装置，例如asic、fpga、数字信号处理器(dsp)、网络处理器等。处理装置502经配置以执行指令526，以用于执行本文中所论述的操作和步骤。计算机系统500可以进一步包含网络接口装置508，以通过网络520进行通信。

数据存储系统518可以包含机器可读存储媒体524(也称为计算机可读媒体)，在所述机器可读存储媒体上存储有指令526的一个或多个集或者体现本文中所描述的方法或功能中的任何一种或多种方法或功能的软件。指令526还可以在其由计算机系统500执行期间完全或至少部分地驻留在主存储器504内和/或处理装置502内，主存储器504和处理装置502也构成机器可读存储媒体524。机器可读存储媒体524、数据存储系统518和/或主存储器504可以对应于图1的存储器子系统110或ict装置104的存储器300。

在一个实施例中，指令526包含用以实施对应于ict装置104的功能性(例如，测试信号发生器302的功能性)的指令。尽管机器可读存储媒体524在示例实施例中示出为单个媒体，但术语“机器可读存储媒体”应被认为包含存储指令526的一个或多个集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储供机器500执行的指令526的集或对所述指令的集进行编码以及使机器500执行本公开的方法中的任何一种或多种方法的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。

已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。算法在这里并且通常被认为是引起期望结果的操作的自洽序列。操作是要求对物理量进行物理操控的操作。这些量通常但不一定呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已经证明将这些信号称为位、值、元件、符号、字符、术语、数目等是方便的。

然而，应牢记，所有这些和类似术语应与适当物理量相关联，并且仅是应用于这些量的方便标记。本公开可以指计算机系统500或类似电子计算装置的操控计算机系统500的寄存器和存储器内的表示为物理(电子)量的数据并将所述数据变换为计算机系统500的存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的动作和过程。

本公开还涉及用于执行本文中的操作的设备。可以出于预期目的而专门构造此设备，或所述设备可以包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可以存储在计算机可读存储媒体中，例如但不限于任何类型的盘(包含软盘、光盘、cd-rom和磁性光盘)、rom、ram、eprom、eeprom、磁卡或光卡，或者适于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。

本文中呈现的算法和显示本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或其可以证明构造用以执行所述方法的更加专用的设备是方便的。将如上文描述中所阐述的那样呈现用于各种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。将了解，可以使用各种编程语言来实施如本文中所描述的本公开的教示。

本公开可以提供为计算机程序产品或软件，其可以包含在其上存储有可以用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含例如rom、ram、磁盘存储媒体、光学存储媒体、快闪存储器部件等机器(例如，计算机)可读存储媒体。

在前述说明书中，已参考其具体示例实施例描述了本公开的实施例。将显而易见的是，可以在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。

实例

实例1是一种系统，其包括：存储器子系统控制器，其安装到印刷电路板，所述存储器子系统控制器在所述印刷电路板上具有多个测试点，所述多个测试点包括刺激点组和观察点组；以及电路内测试装置，其连接到印刷电路板上的所述存储器子系统控制器的所述多个测试点，所述电路内测试装置包括：存储器，其存储使得所述电路内测试装置将自动测试模式生成(atpg)输入测试向量转换为测试信号的机器可读指令集；第一引脚驱动器组，其用以将所述测试信号施加到所述存储器子系统控制器的所述刺激点组；第二引脚驱动器组，其用以读取在所述存储器子系统控制器的所述观察点组处输出的输出信号；以及比较器，其用以将所述输出信号与输出测试向量进行比较，所述输出测试向量包括将所述测试信号施加到所述存储器子系统控制器的预期结果，所述比较器进一步用以提供测试结果数据，所述测试结果数据包括将所述输出信号与所述输出测试向量进行比较的结果。

在实例2中，根据实例1所述的电路内测试装置任选地进一步包括用以存储atpg测试向量数据的第二存储器，atpg向量数据包括所述atpg输入测试向量和所述输出测试向量。

在实例3中，根据实例1和2中任一项所述的atpg测试向量数据任选地包括标准测试接口语言(stil)文件。

在实例4中，根据实例1至3中任一项所述的至少一个测试点任选地对应于所述印刷电路板上的所述存储器子系统控制器的测试引脚，所述测试引脚包括在驱动器与缓冲器之间串联连接的电阻器。

在实例5中，根据实例1至4中的任一项所述的标的物任选地包括设置在测试引脚的驱动器与电阻器之间的第一测试点。

在实例6中，根据实例1至5中任一项所述的标的物任选地包括设置在测试引脚的电阻器与缓冲器之间的第二测试点。

在实例7中，根据实例1至6中任一项所述的标的物任选地包括对应于指定为无连接引脚的测试引脚的测试点，所述测试引脚包括与缓冲器串联连接的驱动器，并且所述测试点设置在所述驱动器与所述缓冲器之间。

在实例8中，根据实例1至7中任一项所述的刺激点组中的至少一个刺激点任选地对应于所述存储器子系统控制器的扫描输入引脚，并且根据实例1至7中任一项所述的观察点组中的至少一个观察点任选地对应于所述存储器子系统控制器的扫描输出引脚。

实例9是一种电路内测试装置，其包括：存储器，其存储使得所述电路内测试装置将自动测试模式生成(atpg)输入测试向量转换为测试信号的机器可读指令集；多个引脚驱动器，其用以连接到印刷电路板上的存储器子系统控制器的多个测试点，所述多个引脚驱动器中的至少一个用以将所述测试信号施加到所述存储器子系统控制器，所述多个引脚驱动器中的至少一个用以响应于所述测试信号而读取由所述存储器子系统控制器输出的输出数据；以及比较器，其用以将所述输出信号与输出测试向量进行比较，所述输出测试向量包括将所述测试信号施加到所述存储器子系统控制器的预期结果，所述比较器进一步用以提供测试结果数据，所述测试结果数据包括将所述输出信号与所述输出测试向量进行比较的结果。

在实例10中，根据实例9所述的多个测试点任选地包括刺激点组和观察点组。

在实例11中，根据实例9和10中的任一项所述的标的物任选地包括用以将测试信号施加到刺激点组的第一引脚驱动器组，所述输出信号是在观察点组处输出的，以及用以读取在所述观察点组处输出的所述输出信号的第二引脚驱动器组。

在实例12中，根据实例9至11中任一项所述的至少一个测试点任选地对应于所述印刷电路板上的所述存储器子系统控制器的测试引脚，所述测试引脚包括在驱动器与缓冲器之间串联连接的电阻器。

在实例13中，根据实例9至12中的任一项所述的标的物任选地包括设置在测试引脚的驱动器与电阻器之间的测试点。

在实例14中，根据实例9至13中任一项所述的标的物任选地包括设置在测试引脚的电阻器与缓冲器之间的测试点。

在实例15中，根据实例9至14中任一项所述的刺激点组中的至少一个刺激点任选地对应于所述存储器子系统控制器的扫描输入引脚，并且根据实例9至14中任一项所述的观察点组中的至少一个观察点任选地对应于所述存储器子系统控制器的扫描输出引脚。

在实例16中，根据实例9至15中任一项所述的标的物任选地包括用以存储atpg测试向量数据的第二存储器，所述atpg测试向量数据包括输入测试向量和输出测试向量。

在实例17中，根据实例9至16中的任一项所述的atpg测试向量数据任选地包括stil文件。

实例18是一种方法，其包括：在电路内测试装置处访问自动测试模式生成(atpg)测试向量数据，所述atpg测试向量数据包括输入测试向量和输出测试向量，所述输出测试向量包括将所述输入测试向量施加到存储器子系统控制器的预期结果；将所述输入测试向量转换为测试信号；将所述测试信号施加到印刷电路板上的所述存储器子系统控制器的第一测试点组；读取在所述印刷电路板上的所述存储器子系统控制器的第二测试点组处输出的输出信号；将所述输出信号与所述输出测试向量进行比较；以及提供测试结果数据，所述测试结果数据包括将所述输出信号与所述输出测试向量进行比较的结果。

在实例19中，根据实例18所述的标的物任选地包括将测试信号施加到对应于所述存储器子系统控制器的扫描输入引脚的第一测试点，所述扫描输入引脚包括在驱动器与缓冲器之间串联连接的电阻器。

在实例20中，根据实例18和19中的任一项所述的标的物任选地包括读取在对应于所述存储器子系统控制器的扫描输出引脚的第二测试点处输出的输出信号。

实例21是一种安装到印刷电路板的存储器子系统控制器，所述存储器子系统控制器包括：所述印刷电路板上的多个测试点，所述多个测试点包括刺激点组和观察点组。

在实例22中，根据实例21所述的标的物任选地包括对应于所述印刷电路板上的所述存储器子系统控制器的测试引脚的至少一个测试点，所述测试引脚包括在驱动器与缓冲器之间串联连接的电阻器。

在实例23中，根据实例21和22中的任一项所述的标的物任选地包括设置在所述驱动器与所述电阻器之间的第一测试点。

在实例24中，根据实例21至23中任一项所述的标的物任选地包括设置在所述电阻器与所述缓冲器之间的第二测试点。

在实例25中，根据实例21至24中任一项所述的标的物任选地包括所述多个测试点中的对应于指定为无连接引脚的测试引脚的测试点，所述测试引脚包括与缓冲器串联连接的驱动器，并且测试点设置在所述驱动器与所述缓冲器之间。

在实例26中，根据实例21至25中任一项所述的标的物任选地包括对应于存储器子系统的扫描输入引脚的所述刺激点组中的至少一个；以及对应于所述存储器子系统的扫描输出引脚的所述观察点组中的至少一个。