一种存储卡、识别方法和电子设备与流程

本申请涉及电子设备
技术领域：
，尤其涉及一种存储卡、识别方法和电子设备。
背景技术：
：存储卡是一种可用于扩充电子设备存储空间的设备。存储卡包括存储卡卡体和设置在存储卡卡体上的存储卡接口，存储卡卡体包括封装材料以及设置在封装材料内的控制单元和存储单元，存储卡接口包括多个端子(比如数据传输端子、接地端子、电源端子和时钟端子)，控制单元与存储单元电连接，控制单元与存储卡接口也电连接。当存储卡插入电子设备主机的卡座内时，存储卡接口的多个端子与卡座的多个卡座端子相接触，以将存储卡卡体与电子设备主机电连接在一起，这样，电子设备主机可以对存储卡卡体内的存储单元进行读写操作。存储卡的读写速度和占板面积是存储卡的两项重要指标。目前市场上存在一种通用闪存(universalflashstorage，ufs)卡，该ufs卡的结构参照图1(a)和图1(b)。如图1(a)和图1(b)所示，ufs卡01支持ufs协议，ufs卡01包括卡体011和接口012。卡体011包括封装材料和设置于封装材料中的存储单元和控制单元，存储单元与控制单元电连接。接口012设置于卡体011上，接口012包括12个端子，该12个端子分别为c/d0121、vccq20122、ref_clk0123、vss0124、dout_t0125、dout_c0126、vcc0127、vss0128、vss0129、din_t0130、din_c0131和vss0132。该12个端子的标号、名称及定义参见下表表1。表1该ufs卡通过一对差分数据输出端子(也即是dout_t0125和dout_c0126)和一对差分数据输入端子(也即是din_t0130和din_c0131)与电子设备主机进行差分串行数据传输，差分串行数据传输方式的传输速度较快，存储卡的读写速度较快。但是，由于ufs卡的接口包括的端子较多，多达12个，ufs卡的占板面积(为11mm×15mm)和体积较大(为11mm×15mm×1mm)，不能与微型存储(nanomemory，nm)卡的卡座相匹配。技术实现要素：本申请的实施例提供一种存储卡、识别方法和电子设备，能够在保证存储卡的读写速度的同时，缩小存储卡的占板面积和体积，使存储卡能够与nm卡的卡座相匹配。为达到上述目的，本申请的实施例采用如下技术方案：第一方面，本申请一些实施例提供一种存储卡，该存储卡包括存储卡卡体和存储卡接口；存储卡卡体与nm卡的卡体的外形和尺寸相同；存储卡接口设置于存储卡卡体上，且该存储卡接口包括一对差分数据输入端子、一对差分数据输出端子、电源端子、接地端子和时钟端子，一对差分数据输入端子包括第一差分数据输入端子和第二差分数据输入端子，该一对差分数据输入端子用于传输向存储卡卡体输入的差分数据，一对差分数据输出端子包括第一差分数据输出端子和第二差分数据输出端子，该一对差分数据输出端子用于传输存储卡卡体输出的差分数据，该电源端子用于供电，该接地端子用于接地，该时钟端子用于传输时钟信号；第一差分数据输入端子、第二差分数据输入端子、第一差分数据输出端子、第二差分数据输出端子、电源端子、接地端子和时钟端子在存储卡卡体上的设置位置分别与dat1、com、gnd、dat3、dat2、vcc、dat0和clk中的七个在nm卡的卡体上的设置位置相对应。与现有技术相比，由于本申请实施例提供的存储卡的存储卡接口包括一对差分数据输入端子和一对差分数据输出端子，该一对差分数据输入端子用于传输向存储卡卡体输入的差分数据，该一对差分数据输出端子用于传输存储卡卡体输出的差分数据，因此在存储卡插入电子设备主机的卡座内之后，存储卡可以采用该一对差分数据输入端子以及该一对差分数据输出端子与电子设备主机进行差分串行数据传输，差分串行数据传输方式的准确性较高，传输速度较快，能够保证存储卡的读写速度。而且，由于存储卡卡体与nm卡的卡体的外形和尺寸相同，nm卡的长度为8.8mm，宽度为12.3mm，厚度为0.84mm，nm卡的占板面积为8.8mm×12.3mm，nm卡的体积为8.8mm×12.3mm×0.84mm，比现有技术的ufs卡的占板面积和体积小，且一对差分数据输入端子、一对差分数据输出端子、电源端子、接地端子和时钟端子的尺寸较小，基本可以忽略不计，因此本申请实施例提供的存储卡的体积和占板面积比现有技术的ufs卡的占板面积和体积小，可以减小存储卡在电子设备主机内的占用空间和占板面积。同时，由于存储卡卡体与nm卡的卡体的外形和尺寸相同，一对差分数据输入端子、一对差分数据输出端子、电源端子、接地端子和时钟端子在存储卡卡体上的设置位置分别与dat1、com、gnd、dat3、dat2、vcc、dat0和clk中的七个在nm卡的卡体上的设置位置相对应，因此，存储卡能够与nm卡的卡座相匹配。可选地，存储卡卡体包括封装结构和设置于该封装结构内的控制单元和存储单元，由电源端子供入的电源电压与存储单元的工作电压相等，由电源端子供入的电源电压与控制单元的工作电压不相等，电源端子与存储单元直接电连接，电源端子与控制单元之间的电连接线路中串接有电压调节装置，电压调节装置用于将由电源端子供入的电源电压调节至与控制单元的工作电压相等。这样一来，在控制单元的工作电压与存储单元的工作电压不相等的情况下，仍可以采用一个电源端子同时向存储单元和控制单元供电，无需在存储卡卡体上设置两个电源端子来分别向存储单元和控制单元供电，因此，能够减少存储卡的端子的数量，有利于减小存储卡的体积和占板面积。可选地，控制单元的工作电压为1.8v。可选地，存储单元的工作电压为3.0v。可选地，电压调节装置为低压差线性稳压器。此结构简单，容易实现。可选地，第一差分数据输入端子与第二差分数据输入端子相邻设置；第一差分数据输出端子与第二差分数据输出端子相邻设置。这样一来，第一差分数据输入端子和第二差分数据输入端子所处环境近似相同，第一差分数据输出端子和第二差分数据输出端子所处环境近似相同，受到的外界干扰近似相等，能够相互抵消以保证输入信号和输出信号传输的准确性。可选地，第一差分数据输入端子在存储卡卡体上的设置位置与dat1和com中的一个在nm卡的卡体上的设置位置相对应，第二差分数据输入端子在存储卡卡体上的设置位置与dat1和com中的另一个在nm卡的卡体上的设置位置相对应。或者，第一差分数据输入端子在存储卡卡体上的设置位置与dat0和clk中的一个在nm卡的卡体上的设置位置相对应，第二差分数据输入端子在存储卡卡体上的设置位置与dat0和clk中的另一个在nm卡的卡体上的设置位置相对应。由于dat1与com之间的距离以及dat0与clk之间的距离均较近，因此第一差分数据输入端子和第二差分数据输入端子所处环境近似相同，受到的外界干扰近似相等，能够相互抵消以进一步保证输入信号传输的准确性。可选地，第一差分数据输出端子在存储卡卡体上的设置位置与dat0和clk中的一个在nm卡的卡体上的设置位置相对应，第二差分数据输出端子在存储卡卡体上的设置位置与dat0和clk中的另一个在nm卡的卡体上的设置位置相对应。或者，第一差分数据输出端子在存储卡卡体上的设置位置与dat1和com中的一个在nm卡的卡体上的设置位置相对应，第二差分数据输出端子在存储卡卡体上的设置位置与dat1和com中的另一个在nm卡的卡体上的设置位置相对应。dat1与com之间的距离以及dat0与clk之间的距离均较近，因此第一差分数据输出端子与第二差分数据输出端子之间的距离较近，第一差分数据输出端子和第二差分数据输出端子所处环境近似相同，受到的外界干扰近似相等，能够相互抵消以进一步保证输出信号传输的准确性。可选地，存储卡卡体包括封装结构以及设置于该封装结构内的控制单元和参考地。封装结构包括层叠设置的第一封装层和第二封装层，存储卡接口设置于第一封装层上，控制单元和参考地设置于第二封装层上。控制单元具有一对差分数据输入引脚和一对差分数据输出引脚。一对差分数据输入引脚与存储卡接口的一对差分数据输入端子电连接，一对差分数据输入引脚与存储卡接口的一对差分数据输入端子之间的电连接线路为第一电连接线路。一对差分数据输出引脚与存储卡接口的一对差分数据输出端子电连接，且一对差分数据输出引脚与存储卡接口的一对差分数据输出端子之间的电连接线路为第二电连接线路。参考地与存储卡接口的接地端子电连接，参考地与接地端子之间的电连接线路为第三电连接线路。第三电连接线路为多条，多条第三电连接线路组成三组第三电连接线路，每组第三电连接线路均包括至少一条第三电连接线路，且所述三组第三电连接线路分别为第一组第三电连接线路、第二组第三电连接线路和第三组第三电连接线路。第一组第三电连接线路经过第一电连接线路与第二电连接线路之间，并经过一对差分数据输入端子与一对差分数据输出端子之间。第二组第三电连接线路经过第一电连接线路远离第二电连接线路的一侧，并经过一对差分数据输入端子远离一对差分数据输出端子的一侧。第三组第三电连接线路经过第二电连接线路远离第一电连接线路的一侧，并经过一对差分数据输出端子远离一对差分数据输入端子的一侧。这样一来，可以通过第一组第三电连接线路实现一对差分数据输入端子与一对差分数据输出端子之间以及第一电连接线路与第二电连接线路之间的隔离，避免该一对差分数据输入端子与该一对差分数据输出端子之间以及第一电连接线路与第二电连接线路之间产生相互干扰。同时通过第二组第三电连接线路和第三组第三电连接线路实现了一对差分数据输入端子、一对差分数据输出端子、第一电连接线路以及第二电连接线路与存储卡的外界环境之间的隔离，减少外界环境噪声对该一对差分数据输入端子、该一对差分数据输出端子、第一电连接线路以及第二电连接线路产生干扰。可选地，控制单元还具有接地引脚。该接地引脚的数量为多个，多个接地引脚包括第一接地引脚、第二接地引脚和第三接地引脚，第一接地引脚、第二接地引脚和第三接地引脚均与参考地电连接。第一接地引脚设置于一对差分数据输入引脚与一对差分数据输出引脚之间，第一接地引脚与参考地之间的电连接线路位于第一电连接线路与第二电连接线路之间。第二接地引脚设置于一对差分数据输入引脚远离一对差分数据输出引脚的一侧，且第二接地引脚与参考地之间的电连接线路位于第一电连接线路远离第二电连接线路的一侧。第三接地引脚设置于一对差分数据输出引脚远离一对差分数据输入引脚的一侧，且第三接地引脚与参考地之间的电连接线路位于第二电连接线路远离第一电连接线路的一侧。这样一来，可以通过第一接地引脚以及第一接地引脚与参考地之间的电连接线路实现一对差分数据输入引脚与一对差分数据输出引脚之间以及第一电连接线路与第二电连接线路之间的隔离，避免该一对差分数据输入引脚与一对差分数据输出引脚之间以及第一电连接线路与第二电连接线路之间产生相互干扰。同时通过第二接地引脚和第三接地引脚实现了一对差分数据输入引脚、一对差分数据输出引脚、第一电连接线路以及第二电连接线路与存储卡的外界环境之间的隔离，减少外界环境噪声对该一对差分数据输入引脚、一对差分数据输出引脚、第一电连接线路以及第二电连接线路产生干扰。可选地，接地端子在存储卡卡体上的设置位置与gnd在nm卡的卡体上的设置位置相对应。由于nm卡的gnd在nm卡的卡体上的设置位置与nanosim卡的gnd在nanosim卡的卡体上的部分设置位置相对应，且接地端子、nm卡的gnd和nanosim卡的gnd均用于接地，因此电子设备内卡座的卡座接口中用于与nanosim卡的gnd、存储卡的接地端子或nm卡的gnd接触的卡座端子无需通过开关与nanosim卡控制器、存储卡控制器或者nm卡控制器连接，这样一来，可以降低电路板的电路的复杂度，节省成本。可选地，电源端子在存储卡卡体上的设置位置与vcc在nm卡的卡体上的设置位置相对应。由于nm卡的vcc在nm卡的卡体上的设置位置与nanosim卡的vcc在nanosim卡的卡体上的设置位置相对应，且电源端子、nm卡的vcc和nanosim卡的vcc均用于供电，因此电子设备内卡座的卡座接口中用于与nanosim卡的vcc、存储卡的电源端子或nm卡的vcc接触的卡座端子无需通过开关与nanosim卡控制器、存储卡控制器或者nm卡控制器连接，这样一来，可以降低电路板的电路的复杂度，节省成本。可选地，第一差分数据输入端子、第二差分数据输入端子、第一差分数据输出端子、第二差分数据输出端子、电源端子、接地端子和时钟端子在存储卡卡体上的设置位置分别与dat1、com、gnd、dat2、vcc、dat0、clk在nm卡的卡体上的设置位置相对应，此处对应不是一一对应，而是任意对应。存储卡卡体上与dat3在nm卡的卡体上的设置位置相对应的位置未设置端子或者设有检测端子，该检测端子为独立端子，即该检测端子与存储卡内部电路之间未电连接且与存储卡的其他端子无电连接。由于nm卡的dat3在nm卡的卡体上的设置位置与nanosim卡的gnd在nanosim卡的卡体上的设置位置相对应，且nanosim卡和本申请实施例提供的存储卡均可以与nm卡的卡座相匹配，假设nm卡的卡座上用于与nm卡的dat3接触的卡座端子为第一卡座端子，因此在将卡插入卡座内之后，可以通过确定与该第一卡座端子接触的端子为gnd、dat3，或者没有端子接触，来达到识别nanosim卡、本申请实施例提供的存储卡和nm卡的目的。第二方面，本申请实施例提供一种通过卡座识别nanosim卡、nm卡和如上第一方面中最后一个技术方案所述的存储卡的方法，卡座包括卡座主体和卡座接口，卡座主体围成卡槽，卡槽用于容纳nm卡的卡体，卡座接口设置于卡槽的内壁上，卡座接口具有八个卡座端子，该八个卡座端子分别用于与nm卡的dat1、com、gnd、dat3、dat2、vcc、dat0和clk接触，该八个卡座端子中用于与dat3接触的卡座端子为第一卡座端子，该方法包括：s100：检测与第一卡座端子接触的端子；s200：判断所述端子是接地端子或者信号端子，或者没有端子与所述第一卡座端子接触；s300：当与所述第一卡座端子接触的端子为接地端子时，则识别所述卡座内插入的卡为nanosim卡；s400：当与所述第一卡座端子接触的端子为信号端子时，则识别所述卡座内插入的卡为nm卡；s500：当没有端子与所述第一卡座端子接触时，则识别所述卡座内插入的卡为权利要求8所述的存储卡。这样一来，可以实现nanosim卡、nm卡和如上第一方面中最后一个技术方案所述的存储卡的识别。第三方面，本申请实施例提供一种电子设备，用于执行第二方面所述的通过卡座识别nanosim卡、nm卡和如上第一方面中最后一个技术方案所述的存储卡的方法，该电子设备包括卡座和电路板；卡座包括卡座主体和卡座接口，卡座主体围成卡槽，卡座接口设置于该卡槽的内壁上，卡座接口具有八个卡座端子，八个卡座端子分别用于与nm卡的dat1、com、gnd、dat3、dat2、vcc、dat0和clk接触，八个卡座端子中用于与dat3接触的卡座端子为第一卡座端子；电路板包括nanosim卡控制器、存储卡控制器、nm卡控制器、开关、检测电路和控制电路，开关具有第一端、第二端、第三端和第四端，第一端与卡座接口电连接，第二端与nanosim卡控制器电连接，第三端与存储卡控制器电连接，第四端与nm卡控制器电连接，检测电路用于检测与第一卡座端子接触的端子，控制电路用于根据该检测电路的检测结果，识别安装于卡槽内的卡为nanosim卡、存储卡或者nm卡，并根据识别结果，控制开关的第一端连接开关的第二端，或者控制开关的第一端连接开关的第三端，或者控制开关的第一端连接开关的第四端。由于本申请实施例提供的电子设备中的控制电路可以通过检测电路检测与第一卡座端子接触的端子，并根据该检测电路的检测结果，识别安装于卡槽内的卡为nanosim卡、存储卡或者nm卡，并根据识别结果，控制开关的第一端连接开关的第二端，或者控制开关的第一端连接开关的第三端，或者控制开关的第一端连接开关的第四端，因此，本申请实施例提供的电子设备的卡座内可以安装nanosim卡、存储卡或者nm卡，并能够执行nanosim卡、存储卡或者nm卡的对应的流程，以能够通过一个卡座兼容nanosim卡、存储卡或者nm卡。附图说明图1(a)为现有技术提供的一种ufs卡的正面结构示意图；图1(b)为图1(a)所示ufs卡的背面结构示意图；图2(a)为nm卡的正面结构示意图；图2(b)为nm卡的背面结构示意图；图3(a)为nanosim的正面结构示意图；图3(b)为nanosim的背面结构示意图；图4为nm卡的端子的设置位置与nanosim的端子的设置位置之间的对应关系图；图5为本申请一些实施例提供的电子设备的结构示意图；图6(a)为本申请一些实施例提供的存储卡的正面结构示意图；图6(b)为本申请一些实施例提供的存储卡的背面结构示意图；图7为本申请一些实施例提供的存储卡的结构框图；图8为本申请一些实施例提供的存储卡的内部结构示意图；图9为本申请一些实施例提供的电子设备的结构示意图；图10为本申请一些实施例提供的通过卡座识别nanosim卡、nm卡和图6(a)所示的存储卡的方法的流程图；图11为本申请一些实施例提供的通过卡座识别nanosim卡、nm卡和图6(a)所示的存储卡的方法中使用的检测电路的结构示意图。附图标记：01-ufs卡；011-卡体；012-接口；0121-c/d；0122-vccq2；0123-ref_clk；0124-vss；0125-dout_t；0126-dout_c；0127-vcc；0128-vss；0129-vss；0130-din_t；0131-din_c；0132-vss；02-nm卡；021-卡体；022-接口；0221-dat1；0222-com；0223-gnd；0224-dat3；0225-dat2；0226-vcc；0227-dat0；0228-clk；03-nanosim卡；031-卡体；032-接口；0321-i/o；0322-vpp；0323-gnd；0324-vcc；0325-rst；0326-clk；1-电子设备主机；11-电路板；111-nanosim卡控制器；112-存储卡控制器；113-nm卡控制器；114-开关；115-检测电路；1151-缓冲器；1152-电阻；116-控制电路；12-卡座；121-卡座主体；2-存储卡；21-存储卡卡体；211-封装结构；212-存储单元；213-控制单元；2131-接地引脚；21311-第一接地引脚；21312-第二接地引脚；21313-第三接地引脚；214-第一电压调节装置；215-参考地；22-存储卡接口；221-228-存储卡的端子。具体实施方式在本申请实施例中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。本申请实施例涉及一种存储卡和电子设备，以下对本申请实施例所提到的存储卡和用户身份识别(subscriberidentitymodule，sim)卡进行介绍：微型存储(nanomemory，nm)卡，是华为技术有限公司自创的一种超微型存储卡。nm卡的结构参照图2(a)和图2(b)。如图2(a)和图2(b)所示，nm卡02的长度为8.8mm，宽度为12.3mm，厚度为0.84mm。nm卡02包括卡体021和接口022。接口022设置于卡体021上。接口022包括8个端子，该8个端子分别为dat10221、com0222、gnd0223、dat30224、dat20225、vcc0226、dat00227和clk0228。该8个端子的标号、名称及定义参见下表表2，8个端子的位置参考图2(a)。需要说明的是，图2(a)仅示出了dat10221、com0222、gnd0223、dat30224、dat20225、vcc0226、dat00227和clk0228这8个端子在卡体021上的设置位置的一种示例，这8个端子在卡体021上的设置位置也可以为其他位置，图2(a)并不对本申请构成限定。表2端子标号端子名称端子定义0221dat1数据端子10222com命令端子0223gnd接地端子0224dat3数据端子30225dat2数据端子20226vcc电源端子0227dat0数据端子00228clk时钟端子超微型用户身份识别(nanosubscriberidentitymodule，nanosim)卡，是一种手机微型sim卡，比micro-sim卡更小，只有第一代sim卡60％的面积。nanosim卡的结构参照图3(a)和图3(b)，如图3(a)和图3(b)所示，nanosim卡03包括卡体031和接口032，接口032设置于卡体031上，接口032包括6个端子，该6个端子分别为i/o0321、vpp0322、gnd0323、vcc0324、rst0325和clk0326，该6个端子的标号、名称及定义参见下表表3。表3端子标号端子名称端子定义0321i/o输入输出端子0322vpp程序电压端子0323gnd接地端子0324vcc供电电压端子0325rst重置端子0326clk时钟端子需要说明的是，上述nm卡的卡体021与上述nanosim卡的卡体031的外形和尺寸相同。上述nm卡的dat10221在nm卡的卡体021上的设置位置与上述nanosim卡的i/o0321在nanosim卡的卡体031上的设置位置相对应。上述nm卡的com0222在nm卡的卡体021上的设置位置与上述nanosim卡的vpp0322在nanosim卡的卡体031上的设置位置相对应。上述nm卡的gnd0223在nm卡的卡体021上的设置位置与上述nanosim卡的gnd0323在nanosim卡的卡体031上的部分设置位置相对应。上述nm卡的dat30224在nm卡的卡体021上的设置位置与上述nanosim卡的gnd0323在nanosim卡的卡体031上的设置位置相对应。上述nm卡的dat20225在nm卡的卡体021上的设置位置与上述nanosim卡的vcc0324在nanosim卡的卡体031上的设置位置相对应。上述nm卡的vcc0226在nm卡的卡体021上的设置位置与上述nanosim卡的vcc0324在nanosim卡的卡体031上的设置位置相对应。上述nm卡的dat00227在nm卡的卡体021上的设置位置与上述nanosim卡的rst0325在nanosim卡的卡体031上的设置位置相对应。上述nm卡的clk0228在nm卡的卡体021上的设置位置与上述nanosim卡的clk0326在nanosim卡的卡体031上的设置位置相对应。具体的，该各个端子的设置位置之间的对应关系参照图4，由这些端子的设置位置之间的对应关系可知：nanosim卡03可以与nm卡02的卡座相匹配。存储卡的读写速度是影响存储卡的性能的一项重要指标，同时，随着手机、平板电脑等电子设备趋向于薄型化和功能多样化发展，电子设备内用于安装存储卡的空间越来越小，存储卡的体积和占板面积也趋向于小型化发展。为了同时达到提高存储卡的读写速度和减小存储卡的体积的目的，本申请一些实施例提供了一种电子设备，该电子设备包括但不限于手机、平板、可穿戴设备等包括存储卡的设备。图5为本申请一些实施例提供的电子设备的结构示意图，如图5所示，该电子设备1包括电路板11和设置于该电路板11上的卡座12。该卡座12包括卡座主体121和卡座接口(图中未示出)，卡座接口与电路板11电连接。本申请一些实施例还提供了一种存储卡2，该存储卡2支持ufs卡的协议，且该存储卡2能够安装于电子设备1的卡座12内进行使用，以扩充电子设备1的存储空间。图6(a)和图6(b)为本申请一些实施例提供的存储卡2的结构示意图。如图6(a)和图6(b)所示，该存储卡2包括存储卡卡体21和存储卡接口22。需要说明的是，在上述实施例中，存储卡接口22的结构形式有多种，图6(b)仅给出了存储卡接口22的一种结构形式，并不能认为对上述实施例构成限定。图6(a)中示出了与nm卡02的8个端子位置相对应的8个端子221-228。端子221的位置对应端子0221，端子222的位置对应端子0222，端子223的位置对应端子0228，端子224的位置对应端子0227，端子225的位置对应端子0226，端子226的位置对应端子0223，端子227的位置对应端子0225，端子228的位置对应端子0224。存储卡卡体21与图2(a)和图2(b)所示的nm卡02的卡体021的外形和尺寸相同，存储卡卡体21与图3(a)和图3(b)所示的nanosim卡的卡体031的外形和尺寸也相同。由于存储卡卡体21与nm卡02的卡体021的外形和尺寸相同，nm卡02的长度为8.8mm，宽度为12.3mm，厚度为0.84mm，nm卡02的占板面积为8.8mm×12.3mm，nm卡02的体积为8.8mm×12.3mm×0.84mm，比现有技术的ufs卡的占板面积和体积小，且存储卡接口22的尺寸较小，基本可以忽略不计，因此本申请实施例提供的存储卡的体积和占板面积比现有技术的ufs卡的占板面积和体积小，可以减小存储卡在电子设备主机内的占用空间和占板面积。图7为本申请一些实施例提供的存储卡2的结构框图。如图7所示，存储卡卡体21包括封装结构211和设置于该封装结构211内的存储单元212、控制单元213和参考地215，存储单元212与控制单元213电连接，存储单元212与参考地215电连接，控制单元213与参考地215电连接。封装结构211用于对存储单元212、控制单元213、参考地215、存储单元212与控制单元213之间、存储单元212与参考地215之间以及控制单元213与参考地215之间的电连接线路进行封装，以保护存储单元212、控制单元213以及存储单元212与控制单元213之间的电连接线路。封装结构211的材料为介电材料，该介电材料包括但不限于乙烯醋酸乙烯酯(ethylene-vinylacetate，eva)、聚乙烯醇缩丁醛(polyvinylbutyral，pvb)，离聚物、聚烯烃(polyolefins，po)，硅、热塑性聚氨酯等材料。如图6(a)所示，存储卡接口22设置于存储卡卡体21上，且该存储卡接口22包括一对差分数据输入端子和一对差分数据输出端子。一对差分数据输入端子包括第一差分数据输入端子和第二差分数据输入端子，该一对差分数据输入端子用于传输向存储卡卡体21输入的差分数据。一对差分数据输出端子包括第一差分数据输出端子和第二差分数据输出端子，该一对差分数据输出端子用于传输存储卡卡体21输出的差分数据。第一差分数据输入端子、第二差分数据输入端子、第一差分数据输出端子和第二差分数据输出端子224均与存储卡卡体21的控制单元213(如图7所示)电连接。需要说明的是，在上述实施例中，第一差分数据输入端子、第二差分数据输入端子、第一差分数据输出端子和第二差分数据输出端子在存储卡卡体21上的设置位置可以有多种，这4个端子可以是端子221-228中的任意一个，图6(a)仅给出了在存储卡卡体21上，第一差分数据输入端子是端子221、第二差分数据输入端子是端子222、第一差分数据输出端子是端子223和第二差分数据输出端子是端子224的一种示例，并不能认为对上述实施例构成的限定。由于本申请实施例提供的存储卡2的存储卡接口22包括一对差分数据输入端子和一对差分数据输出端子，该一对差分数据输入端子用于传输向存储卡卡体21输入的差分数据，该一对差分数据输出端子用于传输存储卡卡体21输出的差分数据，因此在存储卡2插入电子设备1的卡座12内之后，存储卡2可以采用该一对差分数据输入端子以及该一对差分数据输出端子与电子设备1进行差分串行数据传输，差分串行数据传输方式的准确性较高，传输速度较快，能够保证存储卡2的读写速度。如图6(a)所示，存储卡接口22还包括电源端子225。电源端子225与存储卡卡体21的存储单元212和控制单元213(如图7所示)均电连接，电源端子225用于向存储单元212和控制单元213供电。需要说明的是，在上述实施例中，电源端子在存储卡卡体21上的设置位置可以有多种，例如可以是端子221-228中的任意一个，图6(a)仅给出了电源端子在存储卡卡体21上的设置位置是端子225一种示例，并不能认为对上述实施例构成的限定。相比于ufs卡01上采用两个电源端子(分别为vccq20122和vcc0127)供电(如图1(a)所示)，本申请实施例提供的存储卡2的存储卡接口22采用一个电源端子225供电，电源端子的数量较少，能够将存储卡卡体21的外形和尺寸缩小至与nm卡02的卡体021的外形和尺寸相同。如图6(a)所示，存储卡接口22还包括接地端子226。接地端子226与参考地215电连接(如图7所示)，接地端子226用于接地。需要说明的是，在上述实施例中，接地端子在存储卡卡体21上的设置位置可以有多种，例如可以是端子221-228中的任意一个，图6(a)仅给出了接地端子在存储卡卡体21上的设置位置是端子226的一种示例，并不能认为对上述实施例构成的限定。相比于ufs卡01上采用四个接地端子(分别为vss0124、vss0128、vss0129和vss0132)接地(如图1(a)所示)，本申请实施例提供的存储卡2的存储卡接口22采用一个接地端子226接地，接地端子的数量较少，能够将存储卡卡体21的外形和尺寸缩小至与nm卡02的卡体021的外形和尺寸相同。如图6(a)所示，存储卡接口22还包括时钟端子227。时钟端子227与存储卡卡体21的控制单元213(如图7所示)电连接，时钟端子227用于传输时钟信号。需要说明的是，在上述实施例中，时钟端子在存储卡卡体21上的设置位置可以有多种，例如可以是端子221-228中的任意一个，图6(a)仅给出了时钟端子在存储卡卡体21上端子227的一种示例，并不能认为对上述实施例构成的限定。第一差分数据输入端子、第二差分数据输入端子、第一差分数据输出端子、第二差分数据输出端子、电源端子、接地端子226和时钟端子在存储卡卡体21上的设置位置分别与dat10221、com0222、gnd0223、dat30224、dat20225、vcc0226、dat00227、clk0228中的七个在nm卡02的卡体021(如图2(a)所示)上的设置位置分别一一对应。图6(a)仅给出了第一差分数据输入端子、第二差分数据输入端子、第一差分数据输出端子、第二差分数据输出端子、电源端子、接地端子和时钟端子分别位于图6(a)的端子221-227一种示例，并不能认为对上述实施例构成的限定。另外，需要说明的是，第一差分数据输入端子、第二差分数据输入端子、第一差分数据输出端子、第二差分数据输出端子、电源端子、接地端子和时钟端子在存储卡卡体21上的设置位置分别与dat10221、com0222、gnd0223、dat30224、dat20225、vcc0226、dat00227、clk0228中的七个在nm卡02的卡体021(如图2(a)所示)上的设置位置相对应，是指：第一差分数据输入端子、第二差分数据输入端子、第一差分数据输出端子、第二差分数据输出端子、电源端子、接地端子和时钟端子在存储卡卡体21上的设置区域分别与dat10221、com0222、gnd0223、dat30224、dat20225、vcc0226、dat00227、clk0228中的七个在nm卡02的卡体021(如图2(a)所示)上的设置区域之间至少部分区域的形状、大小和中心位置相同，且当本申请实施例提供的存储卡2插入nm卡02的卡座时，nm卡02的卡座的卡座接口内用于与dat10221、com0222、gnd0223、dat30224、dat20225、vcc0226、dat00227、clk0228中的七个接触的卡座端子能够与第一差分数据输入端子、第二差分数据输入端子、第一差分数据输出端子、第二差分数据输出端子、电源端子、接地端子和时钟端子分别接触。第一差分数据输入端子、第二差分数据输入端子、第一差分数据输出端子、第二差分数据输出端子、电源端子、接地端子和时钟端子在存储卡卡体21上的设置区域分别与dat10221、com0222、gnd0223、dat30224、dat20225、vcc0226、dat00227、clk0228中的七个在nm卡02的卡体021(如图2(a)所示)上的设置区域之间可以部分区域的形状、大小和中心位置相同，也可以全部区域的形状、大小和中心位置相同，在此不做具体限定。在一些实施例中，如图6(a)所示，第一差分数据输入端子221、第二差分数据输入端子222、第一差分数据输出端子223、第二差分数据输出端子224、电源端子225、接地端子226和时钟端子227在存储卡卡体21上的设置区域分别与dat10221、com0222、gnd0223、dat20225、vcc0226、dat00227、clk0228在nm卡02的卡体021(如图2(a)所示)上的设置区域之间全部区域的形状、大小和中心位置相同。由于本申请实施例提供的存储卡的一对差分数据输入端子、一对差分数据输出端子、电源端子、接地端子和时钟端子在存储卡卡体上的设置位置分别与dat10221、com0222、gnd0223、dat30224、dat20225、vcc0226、dat00227、clk0228中的七个在nm卡02的卡体021(如图2(a)所示)上的设置位置相对应，因此，存储卡能够与nm卡的卡座相匹配。为了使电源端子能够同时向存储卡卡体21的存储单元212和控制单元213供电，在一些实施例中，可以使存储单元212和控制单元213的工作电压相等。这样一来，就可以采用一个电源端子直接向存储单元212和控制单元213供电。在另一些实施例中，控制单元213的工作电压与存储单元212的工作电压不相等，当由电源端子供入的电源电压与存储单元212的工作电压相等时，如图7所示，电源端子与控制单元213之间的电连接线路中串接有第一电压调节装置214，该第一电压调节装置214用于将由电源端子供入的电源电压调节至与控制单元213的工作电压相等。当由电源端子供入的电源电压与控制单元213的工作电压相等时，电源端子与存储单元212之间的电连接线路中串接有第二电压调节装置(图中未示出)，第二电压调节装置用于将由电源端子供入的电源电压调节至与存储单元212的工作电压相等。当由电源端子供入的电源电压与存储单元212的工作电压和控制单元213的工作电压均不等时，电源端子与控制单元213之间的电连接线路中串接有第三电压调节装置(图中未示出)，电源端子与存储单元212之间的电连接线路中串接有第四电压调节装置(图中未示出)，第三电压调节装置用于将由电源端子供入的电源电压调节至与控制单元213的工作电压相等，第四电压调节装置用于将由电源端子供入的电源电压调节至与存储单元212的工作电压相等。这样一来，在控制单元213的工作电压与存储单元212的工作电压不相等的情况下，仍可以采用一个电源端子同时向存储单元212和控制单元213供电，无需在存储卡卡体21上设置两个电源端子来分别向存储单元212和控制单元213供电，因此，能够减少存储卡的端子的数量，有利于减小存储卡的体积和占板面积。图7中以电源端子位于图6(a)所示的端子225的位置为例进行示意。在上述实施例中，控制单元213的工作电压可以为1.75v、1.9v、1.8v，在此不做具体限定。在一些实施例中，控制单元213的工作电压为1.8v。存储单元212的工作电压可以为2.85v、3.0v、3.15v，在此不做具体限定。在一些实施例中，存储单元212的工作电压为3.0v。在一些实施例中，第一电压调节装置214可以为低压差线性稳压器(lowdropoutregulator，ldo)。此结构简单，容易实现。第一差分数据输入端子与第二差分数据输入端子可以分散设置，也可以相邻设置，在此不做具体限定。在一些实施例中，如图6(a)所示，第一差分数据输入端子221与第二差分数据输入端子222相邻设置。这样一来，第一差分数据输入端子221和第二差分数据输入端子222所处环境近似相同，受到的外界干扰近似相等，能够相互抵消以保证输入信号传输的准确性。需要说明的是，在上述实施例中，第一差分数据输入端子和第二差分数据输入端子在存储卡卡体21上的设置位置可以有多种，只要满足第一差分数据输入端子与第二差分数据输入端子相邻即可，图6(a)仅给出了第一差分数据输入端子221和第二差分数据输入端子222在存储卡卡体21上的设置位置的一种示例，并不能认为对上述实施例构成的限定。例如第一差分数据输入端子与第二差分数据输入端子可以分为位于图6(a)中端子226和228的位置。在一些实施例中，第一差分数据输入端子在存储卡卡体21上的设置位置与dat10221和com0222(如图2(a)所示)中的一个在nm卡02的卡体021上的设置位置相对应，第二差分数据输入端子在存储卡卡体21上的设置位置与dat10221和com0222(如图2(a)所示)中的另一个在nm卡02的卡体021上的设置位置相对应，即第一差分数据输入端子和第二差分数据输入端子分别位于图6(a)中端子221和222的位置，两者位置可以互换。或者，第一差分数据输入端子在存储卡卡体21上的设置位置与dat00227和clk0228(如图2(a)所示)中的一个在nm卡02的卡体021上的设置位置相对应，第二差分数据输入端子在存储卡卡体21上的设置位置与dat00227和clk0228(如图2(a)所示)中的另一个在nm卡02的卡体021上的设置位置相对应，即第一差分数据输入端子和第二差分数据输入端子分别位于图6(a)中端子223和224的位置，两者位置可以互换。由于dat10221与com0222之间的距离以及dat00227与clk0228之间的距离均较近，因此第一差分数据输入端子和第二差分数据输入端子所处环境近似相同，受到的外界干扰近似相等，能够相互抵消以进一步保证输入信号传输的准确性。同理地，第一差分数据输出端子与第二差分数据输出端子可以分散布置，也可以相邻布置，在此不做具体限定。在一些实施例中，如图6(a)所示，第一差分数据输出端子223与第二差分数据输出端子224相邻设置。这样一来，第一差分数据输出端子223和第二差分数据输出端子224所处环境近似相同，受到的外界干扰近似相等，能够相互抵消以保证输出信号传输的准确性。需要说明的是，在上述实施例中，第一差分数据输出端子和第二差分数据输出端子在存储卡卡体21上的设置位置可以有多种，只要满足第一差分数据输出端子和第二差分数据输出端子相邻即可，图6(a)仅给出了第一差分数据输出端子223和第二差分数据输出端子224在存储卡卡体21上的设置位置的一种示例，并不能认为对上述实施例构成的限定。在一些实施例中，第一差分数据输出端子在存储卡卡体21上的设置位置与dat00227和clk0228(如图2(a)所示)中的一个在nm卡02的卡体021上的设置位置相对应，第二差分数据输出端子在存储卡卡体21上的设置位置与dat00227和clk0228(如图2(a)所示)中的另一个在nm卡02的卡体021上的设置位置相对应，即第一差分数据输出端子和第二差分数据输出端子位于图6(a)中端子223和224的位置，两者位置可以互换。或者，第一差分数据输出端子在存储卡卡体21上的设置位置与dat10221和com0222(如图2(a)所示)中的一个在nm卡02的卡体021上的设置位置相对应，第二差分数据输出端子在存储卡卡体21上的设置位置与dat10221和com0222(如图2(a)所示)中的另一个在nm卡02的卡体021上的设置位置相对应，即第一差分数据输出端子和第二差分数据输出端子位于图6(a)中端子221和222的位置，两者位置可以互换。dat10221与com0222之间的距离以及dat00227与clk0228之间的距离均较近，因此第一差分数据输出端子与第二差分数据输出端子之间的距离较近，第一差分数据输出端子和第二差分数据输出端子所处环境近似相同，受到的外界干扰近似相等，能够相互抵消以进一步保证输出信号传输的准确性。需要说明的是，图6(a)示出了存储卡可以具有与nm卡02的端子布局相对应的8个端子221-228，即存储卡的端子221-228，其在存储卡上的布局与nm卡02上端子0221，0222,0228,0227,0226,0223,0225,0224的布局相对应。存储卡的第一差分数据输入端子、第二差分数据输入端子、第一差分数据输出端子、第二差分数据输出端子、电源端子、接地端子和时钟端子可以分别位于221-228个端子中7个端子的位置上，可以理解的，存储卡上多出的一个端子可以不与存储卡的内部电路相连接，或者去掉这个端子。存储卡可以具有nm卡02的端子布局中端子0221-0228中7个端子位置相对应的7个端子，比如存储卡可以只具有7个端子，其在存储卡上的布局与nm卡02上端子0221-0227的布局相对应，或者与nm卡02上端子0222-0228的布局相对应。作为一种示例，存储卡的第一差分数据输入端子、第二差分数据输入端子、第一差分数据输出端子、第二差分数据输出端子、电源端子、接地端子和时钟端子分位于图6(a)中的端子221-227的位置。以下实施例中，以此布局为例进行说明。为了防止一对差分数据输入端子与一对差分数据输出端子之间产生相互干扰，同时为了减少外界环境噪声对该一对差分数据输入端子和该一对差分数据输出端子产生干扰，在一些实施例中，图8为本申请一些实施例提供的存储卡的内部结构示意图。如图8所示，存储卡卡体21包括封装结构211以及设置于该封装结构211内的控制单元213和参考地215。封装结构211包括层叠设置的第一封装层2111和第二封装层2112，存储卡接口22设置于第一封装层2111上且从封装结构中露出，控制单元213和参考地215设置于第二封装层2112上且封闭在封装结构中。控制单元213具有一对差分数据输入引脚和一对差分数据输出引脚。一对差分数据输入引脚与存储卡接口22的一对差分数据输入端子(包括第一差分数据输入端子221和第二差分数据输入端子222)电连接，一对差分数据输入引脚与存储卡接口22的一对差分数据输入端子之间的电连接线路为第一电连接线路c。一对差分数据输出引脚与存储卡接口22的一对差分数据输出端子(包括第一差分数据输出端子223和第二差分数据输出端子224)电连接，且一对差分数据输出引脚与存储卡接口22的一对差分数据输出端子之间的电连接线路为第二电连接线路d。参考地215与存储卡接口22的接地端子226电连接，参考地215与接地端子226之间的电连接线路为第三电连接线路b。第三电连接线路b为多条，多条第三电连接线路b组成三组第三电连接线路，每组第三电连接线路均包括至少一条第三电连接线路，且所述三组第三电连接线路分别为第一组第三电连接线路b1、第二组第三电连接线路b2和第三组第三电连接线路b3。第一组第三电连接线路b1经过第一电连接线路c与第二电连接线路d之间，并经过一对差分数据输入端子与一对差分数据输出端子之间。第二组第三电连接线路b2经过第一电连接线路c远离第二电连接线路d的一侧，并经过一对差分数据输入端子远离一对差分数据输出端子的一侧。第三组第三电连接线路b3经过第二电连接线路d远离第一电连接线路c的一侧，并经过一对差分数据输出端子远离一对差分数据输入端子的一侧。这样一来，可以通过第一组第三电连接线路b1实现一对差分数据输入端子与一对差分数据输出端子之间以及第一电连接线路c与第二电连接线路d之间的隔离，避免该一对差分数据输入端子与该一对差分数据输出端子之间以及第一电连接线路c与第二电连接线路d之间产生相互干扰。同时通过第二组第三电连接线路b2和第三组第三电连接线路b3实现了一对差分数据输入端子、一对差分数据输出端子、第一电连接线路c以及第二电连接线路d与存储卡2的外界环境之间的隔离，减少外界环境噪声对该一对差分数据输入端子、该一对差分数据输出端子、第一电连接线路c以及第二电连接线路d产生干扰。为了防止第一电连接线路c与第二电连接线路d之间，以及第一电连接线路c和第二电连接线路d与存储卡2的外界环境之间产生干扰，在一些实施例中，如图8所示，控制单元213还具有接地引脚2131。该接地引脚2131的数量为多个，多个接地引脚2131包括第一接地引脚21311、第二接地引脚21312和第三接地引脚21313，第一接地引脚21311、第二接地引脚21312和第三接地引脚21313均与参考地215电连接。第一接地引脚21311设置于一对差分数据输入引脚与一对差分数据输出引脚之间，第一接地引脚21311与参考地215之间的电连接线路位于第一电连接线路c与第二电连接线路d之间。第二接地引脚21312设置于一对差分数据输入引脚远离一对差分数据输出引脚的一侧，且第二接地引脚21312与参考地215之间的电连接线路位于第一电连接线路c远离第二电连接线路d的一侧。第三接地引脚21313设置于一对差分数据输出引脚远离一对差分数据输入引脚的一侧，且第三接地引脚21313与参考地215之间的电连接线路位于第二电连接线路d远离第一电连接线路c的一侧。这样一来，可以通过第一接地引脚21311以及第一接地引脚21311与参考地215之间的电连接线路实现一对差分数据输入引脚与一对差分数据输出引脚之间以及第一电连接线路c与第二电连接线路d之间的隔离，避免该一对差分数据输入引脚与一对差分数据输出引脚之间以及第一电连接线路c与第二电连接线路d之间产生相互干扰。同时通过第二接地引脚21312和第三接地引脚21313实现了一对差分数据输入引脚、一对差分数据输出引脚、第一电连接线路c以及第二电连接线路d与存储卡2的外界环境之间的隔离，减少外界环境噪声对该一对差分数据输入引脚、一对差分数据输出引脚、第一电连接线路c以及第二电连接线路d产生干扰。如前文描述可知，nanosim卡03可以与nm卡02的卡座相匹配，本申请实施例提供的存储卡2也可以与nm卡02的卡座相匹配，因此nanosim卡03与本申请实施例提供的存储卡2可以共用同一卡座。这样一来，如图5所示，电子设备1的卡座12可以为匹配nanosim卡03、本申请实施例提供的存储卡2以及nm卡02的nm卡卡座。在此基础上，为了使电子设备1能够识别并运行nanosim卡03、本申请实施例提供的存储卡2和nm卡02，图9为本申请一些实施例提供的电子设备的结构示意图。如图9所示，电子设备1包括电路板11和卡座12，卡座12包括卡座主体121和卡座接口，卡座主体121围成卡槽，卡槽用于容纳nm卡02的卡体，卡座接口设置于该卡槽的内壁上。电路板11包括nanosim卡控制器111、存储卡控制器112、nm卡控制器113、开关114、检测电路115和控制电路116。nanosim卡控制器111用于控制nanosim卡03运行。存储卡控制器112用于控制本申请实施例提供的存储卡2运行。nm卡控制器113用于控制nm卡02运行。卡座12的卡座接口通过开关114与nanosim卡控制器111、存储卡控制器112或者nm卡控制器113连接。卡座12的卡座接口连接开关114的一端为第一端k1，nanosim卡控制器111连接开关114的一端为第二端k2，存储卡控制器112连接开关114的一端为第三端k3，nm卡控制器113连接开关114的一端为第四端k4。检测电路115用于通过卡座接口检测安装于卡槽内的卡，控制电路116用于根据检测电路115的检测结果，识别安装于卡槽内的卡为nanosim卡03、存储卡2或者nm卡02，并根据识别结果，控制开关114的第一端k1连接开关114的第二端k2，或者控制开关114的第一端k1连接开关114的第三端k3，或者控制开关114的第一端k1连接开关114的第四端k4。在上述实施例中，需要说明的是，第一端k1、第二端k2、第三端k3和第四端k4均包括多个(比如6个或者8个)连接端子，且第一端k1、第二端k2、第三端k3和第四端k4包括的连接端子的数量相等。第一端k1的多个连接端子分别与卡座接口内的多个卡座端子一一对应连接。第二端k2包括多个连接端子分别与nanosim卡控制器111的多个端子一一对应连接。第三端k3包括多个连接端子分别与存储卡控制器112的多个端子一一对应连接。第四端k4包括多个连接端子分别与nm卡控制器113的多个端子一一对应连接。当第一端k1与第二端k2连接时，第一端k1包括的多个连接端子与第二端k2包括的多个连接端子一一对应连接。当第一端k1与第三端k3连接时，第一端k1包括的多个连接端子与第三端k3包括的多个连接端子一一对应连接。当第一端k1与第四端k4连接时，第一端k1包括的多个连接端子与第四端k4包括的多个连接端子一一对应连接。可以理解地，k1-k4端子中与电源端子和地端子相连的端子。这样一来，若检测电路115检测出安装于卡座12内的卡为nanosim卡03，则可以通过控制电路116控制开关114的第一端k1连接开关114的第二端k2，以使nanosim卡03通过卡座12的卡座接口与nanosim卡控制器111连接。若检测电路115检测出安装于卡座12内的卡为存储卡2，则可以通过控制电路116控制开关114的第一端k1连接开关114的第三端k3，以使存储卡2通过卡座12的卡座接口与存储卡控制器112连接。若检测电路115检测出安装于卡座12内的卡为nm卡02，则可以通过控制电路116控制开关114的第一端k1连接开关114的第四端k4，以使nm卡02通过卡座12的卡座接口与nm卡控制器113连接。由此使电子设备1能够识别并运行nanosim卡03、本申请实施例提供的存储卡2和nm卡02。此结构简单，容易实现。在上述实施例中，卡座12的卡座接口包括多个卡座端子，该多个卡座端子可以全部通过开关114与nanosim卡控制器111、存储卡控制器112或者nm卡控制器113连接，也可以部分通过开关114与nanosim卡控制器111、存储卡控制器112或者nm卡控制器113连接，在此不做具体限定，决定此结果的关键为：nanosim卡03、存储卡2和nm卡02上是否存在具有作用相同且在卡体上的设置位置相对应的端子。若存在这样的端子，则该端子无需通过开关114与nanosim卡控制器111、存储卡控制器112或者nm卡控制器113连接，此时可以降低电路的复杂度，节省成本。若不存在这样的端子，则卡座12的卡座接口包括的全部卡座端子均需通过开关114与nanosim卡控制器111、存储卡控制器112或者nm卡控制器113连接。在一些实施例中，如图6(a)所示，接地端子226在存储卡卡体21上的设置位置与gnd0223在nm卡02的卡体021(如图2(a)所示)上的设置位置相对应。由于nm卡02的gnd0223在nm卡02的卡体021上的设置位置与nanosim卡03的gnd0323在nanosim卡的卡体031(如图3(a)所示)上的部分设置位置相对应，且接地端子226、gnd0223和gnd0323均用于接地，因此图9所示的电子设备1内卡座12的卡座接口中用于与nanosim卡03的gnd0323、存储卡2的接地端子226或nm卡02的gnd0223接触的卡座端子无需通过开关114与nanosim卡控制器111、存储卡控制器112或者nm卡控制器113连接，这样一来，可以降低电路板11的电路的复杂度，节省成本。在一些实施例中，如图6(a)所示，电源端子225在存储卡卡体21上的设置位置与vcc0226在nm卡02的卡体021(如图2(a)所示)上的设置位置相对应。由于nm卡02的vcc0226在nm卡02的卡体021上的设置位置与nanosim卡的vcc0324在nanosim卡的卡体031(如图3(a)所示)上的设置位置相对应，且电源端子225、vcc0226和vcc0324均用于供电，因此图9所示的电子设备1内卡座12的卡座接口中用于与nanosim卡03的vcc0324、存储卡2的电源端子225或nm卡02的vcc0226接触的卡座端子无需通过开关114与nanosim卡控制器111、存储卡控制器112或者nm卡控制器113连接，这样一来，可以降低电路板11的电路的复杂度，节省成本。为了识别nanosim卡03、本申请实施例提供的存储卡2和nm卡02，在一些实施例中，第一差分数据输入端子、第二差分数据输入端子222、第一差分数据输出端子、第二差分数据输出端子、电源端子、接地端子和时钟端子在存储卡卡体21上的设置位置分别与dat10221、com0222、gnd0223、dat20225、vcc0226、dat00227、clk0228在nm卡02的卡体021(如图2(a)所示)上的设置位置相对应，此处对应不是指一一对应，例如第一差分数据输入端子的位置可以对应dat10221、com0222、gnd0223、dat20225、vcc0226、dat00227、clk0228中的任意一个端子的位置。存储卡卡体21上与dat30224在nm卡02的卡体021(如图2(a)所示)上的设置位置相对应的位置未设置端子或者设有检测端子228，该检测端子228与存储卡卡体21之间未电连接，为独立端子，即该检测端子与存储卡内部电路之间未电连接且与存储卡的其他端子无电连接。由于nm卡的dat30224在nm卡的卡体021上的设置位置与nanosim卡的gnd0323在nanosim卡的卡体031上的设置位置相对应，且nanosim卡03和本申请实施例提供的存储卡2均可以与nm卡02的卡座相匹配，假设nm卡的卡座上用于与nm卡的dat30224接触的卡座端子为第一卡座端子，因此在将卡插入图9所示电子设备的卡座内之后，可以通过检测电路115检测与该第一卡座端子接触的端子，并通过控制电路116根据检测电路115的检测结果，判断该第一卡座端子接触的端子为gnd0323、dat30224，或者没有端子接触，来达到识别nanosim卡03、本申请实施例提供的存储卡2和nm卡02的目的。本申请一些实施例还提供了一种通过卡座识别nanosim卡、上述实施例所述的存储卡和nm卡的方法。其中，卡座包括卡座主体和卡座接口，卡座主体围成卡槽，卡槽用于容纳nm卡02的卡体，卡座接口设置于该卡槽的内壁上，卡座接口具有八个卡座端子，该八个卡座端子分别用于与nm卡的dat1、com、gnd、dat3、dat2、vcc、dat0和clk接触，该八个卡座端子中用于与dat3接触的卡座端子为第一卡座端子，如图10所示，识别nanosim卡、上述实施例所述的存储卡和nm卡的方法包括：s100：检测与第一卡座端子接触的端子；s200：判断该端子是接地端子或者信号端子，或者没有端子与所述第一卡座端子接触；s300：当与第一卡座端子接触的端子为接地端子时，则识别卡座内插入的卡为nanosim卡03，与第一卡座端子接触的端子为gnd0323；s400：当与第一卡座端子接触的端子为信号端子时，则识别卡座内插入的卡为nm卡02，与第一卡座端子接触的端子为dat30224；s500：当没有端子与第一卡座端子接触时，则识别卡座内插入的卡为上述实施例所述的存储卡2。可以理解地，检测端子为独立端子，可以视为没有端子与第一卡座端子接触。这样一来，就可以通过卡座识别nanosim卡03、上述实施例所述的存储卡2和nm卡02。在步骤s300之后，执行nanosim卡03的流程，如初始化流程，以及后续使用流程。在步骤s400之后，执行nm卡02的流程，如初始化流程，以及后续使用流程。在步骤s500之后，执行存储卡2的流程，如初始化流程，以及后续使用流程。具体地，可以采用图11所示的检测电路115来检测与第一卡座端子接触的端子为接地端子或者信号端子，或者没有端子与第一卡座端子接触。如图11所示，检测电路115为由两个缓冲器1151和一个电阻1152(阻值为1mω)连接形成的一个电路，且检测电路115具有a端、b端和c端，b端与第一卡座端子连接，由a端向检测电路115先后供入不同电压值的电压，比如先后供入1.8v和0v的电压。若检测到c端的电压值恒为0，则判断第一卡座端子接触的是接地端子。若检测到c端的电压值随a端供入的电压值变化而变化，且等于当前a端供入的电压值，则判断无端子与第一卡座端子接触。若检测到c端的电压值比当前a端供入的电压值小预设值以上，则判断第一卡座端子接触的是信号端子。在上述实施例中，预设值大于0，具体的预设值可以为0.2v、0.3v或者0.5v等等，在此不做具体限定。需要说明的是，nanosim卡03、本申请实施例提供的存储卡2和nm卡02是否插入卡座12内可以通过在卡座12内设置机械弹簧装置检测到。可以理解地，上述检测电路和检测方法可以只用于检测nanosim卡03、本申请实施例提供的存储卡2和nm卡02，即电子设备中只有nanosim卡控制器111、存储卡控制器112、nm卡控制器113中的2个时，检测电路和检测方法可以适配为区分两种卡的场景。例如nanosim卡控制器111，存储卡控制器112，那么上述方法流程只需要区分与第一卡座端子接触的端子是接地端子还是没有端子与第一卡座端子接触。在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。当前第1页12