系统级芯片以及智能穿戴设备的制作方法

本发明涉及芯片技术领域，特别涉及一种系统级芯片(systemonchip，soc)以及智能穿戴设备。

背景技术：

智能穿戴设备是应用穿戴式技术对日常穿戴进行智能化设计、开发出可以穿戴的设备的总称，如手表、手环、眼镜、服饰等。其中，智能手表是智能穿戴设备中应用最广泛的设备类型。

对于智能手表来说，一个重要的功能特点就在于长待机和长续航。由于物理尺寸的限制，必须将所有的电子元器件集成到直径在40mm左右的表盘中，如果希望智能手表集成更多的功能，则会造成pcb布局以及电池容量方面的限制。另外，智能手表往往无法装载容量较大的电池，同时由于随身穿戴的使用方便性，用户往往期待智能手表能达到一周甚至两周才充电一次。

技术实现要素：

本发明要解决的技术问题是为了克服现有技术中智能穿戴设备无法兼顾低功耗、多功能以及pcb布局的缺陷，提供一种系统级芯片以及智能穿戴设备。

本发明是通过下述技术方案来解决上述技术问题：

本发明的第一方面提供一种系统级芯片，包括电源管理芯片、ram(randomaccessmemory，随机存取存储器)、主控子系统、副控子系统以及多个功能子系统；其中，不同的功能子系统用于实现不同的功能；

所述主控子系统、所述副控子系统以及所述功能子系统均包括mcu(microcontrollerunit，微控制单元)；

所述主控子系统、所述副控子系统以及所述功能子系统均通过总线与所述ram连接；

所述主控子系统和所述副控子系统分别通过中断线与所述功能子系统连接，所述主控子系统和所述副控子系统用于分时响应所述功能子系统发送的中断信号；

所述电源管理芯片用于为所述ram、所述主控子系统、所述副控子系统以及所述多个功能子系统提供电源。

较佳地，所述ram包括sram(staticrandom-accessmemory，静态随机存取存储器)和dram(dynamicrandomaccessmemory，动态随机存取存储器)。

较佳地，所述sram、所述主控子系统、所述副控子系统以及所述功能子系统集成于一个芯片内，并与所述dram以及所述电源管理芯片通过sip封装。

较佳地，所述系统级芯片还包括rom(read-onlymemory，只读存储器)，所述rom与集成所述sram、所述主控子系统、所述副控子系统以及所述功能子系统的芯片、所述dram以及所述电源管理芯片通过sip(systeminapackage，系统级封装)封装。

较佳地，所述系统级芯片还包括显示子系统，用于从所述dram中获取图像数据，所述显示子系统与所述sram、所述主控子系统、所述副控子系统以及所述功能子系统集成于同一个芯片内。

较佳地，所述主控子系统、所述副控子系统以及所述功能子系统均具有独立的电源域。

较佳地，所述系统级芯片内嵌有rtos(realtimeoperatingsystem，实时操作系统)操作系统。

较佳地，所述功能子系统包括以下中的多个：无线modem子系统、蓝牙子系统、wi-fi子系统、gps(globalpositioningsystem，全球定位系统)子系统、相机子系统。

本发明的第二方面提供一种智能穿戴设备，包括触摸屏、多个传感器以及如第一方面所述的系统级芯片，所述触摸屏和所述传感器分别与所述系统级芯片电连接。

较佳地，所述智能穿戴设备为智能手表。

本发明的积极进步效果在于：本发明通过将电源管理芯片、ram、主控子系统、副控子系统以及多个功能子系统集成于一个系统级芯片中，与现有技术中利用多颗芯片实现相同的功能相比，不仅降低了功耗和成本，而且有效降低了pcb布板所需的空间，从而为智能穿戴设备提供了丰富的功能应用、低功耗、不受pcb布局限制以及低成本的解决方案。

另外，为了进一步降低功耗，本发明提供的系统级芯片采用轻量级的mcu和超低功耗的rtos操作系统。

附图说明

图1为本发明实施例1提供的系统级芯片的结构框图。

图2为本发明实施例1中各子系统与ram之间连接关系的示意图。

图3为本发明实施例1提供的另一种系统级芯片的结构框图。

图4为本发明实施例2提供的智能穿戴设备的结构框图。

具体实施方式

下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。

实施例1

本实施例提供一种系统级芯片，如图1所示，包括电源管理芯片、ram、主控子系统、副控子系统以及多个功能子系统。

所述主控子系统、所述副控子系统以及所述功能子系统均包括mcu。如图1所示，主控子系统包括mcu-主控，副控子系统包括mcu-副控，功能子系统1包括mcu-1，功能子系统2包括mcu-2，功能子系统n包括mcu-n。其中，各个子系统均可在工作模式与睡眠模式之间进行切换，从而达到低功耗省电的目的。

mcu又称单片微型计算机(singlechipmicrocomputer)或者单片机，是把中央处理器的频率与规格做适当缩减，并将内存、计数器、usb、a/d转换、uart、plc、dma等周边接口都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。本实施例中的mcu可以为armcortex-m/r系列、mips(microprocessorwithoutinterlockedpipelinedstages,无内部互锁流水级的微处理器)、risc-v、mcs8051等risc架构的处理器。

在一些例子中，主控子系统、副控子系统以及每个功能子系统中的mcu均相同，例如均为armcortex-m系列的处理器。在另一些例子中，主控子系统、副控子系统以及每个功能子系统中的mcu不同，具体可以根据子系统实现的功能选择不同的mcu，具体不作限定。

所述主控子系统、所述副控子系统以及所述功能子系统均通过总线与所述ram连接，所述主控子系统和所述副控子系统分别通过中断线与所述功能子系统连接，所述主控子系统和所述副控子系统用于分时响应所述功能子系统发送的中断信号，从而实现各子系统之间消息流和数据流的传输。在一个具体的例子中，主控子系统、副控子系统以及功能子系统通过统一的内存访问矩阵实现共享ram的内存空间。

在具体实施中，若主控子系统处于工作模式，则由主控子系统响应各功能子系统发送的中断信号，禁止副控子系统响应各功能子系统发送的中断信号。若主控子系统处于休眠模式或者掉电时，则由副控子系统响应各功能子系统发送的中断信号，禁止主控子系统响应各功能子系统发送的中断信号。

在可选的一种实施方式中，上述主控子系统和副控子系统通过中断线连接，主控子系统无论处于工作模式还是休眠模式，都能响应副控子系统发送的中断信号。

在一个具体的例子中，主控子系统可完成复杂的多媒体系统应用，并能完整的响应用户操作，甚至能执行复杂的用户应用程序。副控子系统主要用于主控子系统休眠时的aod(alwaysondisplay，息屏显示技术)显示和各种外部传感器的控制。因此，主控子系统中mcu的主频、内存消耗以及功耗均高于副控子系统中mcu的主频、内存消耗以及功耗。各功能子系统分别实现单独的功能，仅在需要时才打开进行工作，不需要时则进入休眠状态，甚至需要断电，以彻底节省功耗。

所述电源管理芯片用于为所述ram、所述主控子系统、所述副控子系统以及所述多个功能子系统提供电源。本实施例中的电源管理芯片能够输出多个不同的电压，从而为不同的子系统提供电源。在一个具体的例子中，电源管理芯片包括pwm充电器、多路直流-直流转换器(buckdc-dc)、多路线性稳压器(ldo)。

其中，不同的功能子系统用于实现不同的功能。本实施例中的功能子系统可以包括无线modem子系统、蓝牙子系统、wi-fi子系统、gps子系统、相机子系统等。

其中，无线modem子系统包括无线modem，用于实现接听/拨打电话、移动数据网络等功能。无线modem一般由基带处理、调制解调、信号放大和滤波、均衡等几部分组成，用于将数据通信的数字信号在具有有限带宽的模拟信道上进行无线传输。蓝牙子系统用于实现与短距离内的外部设备进行无线通信功能。wi-fi子系统用于实现无线上网功能。gps子系统用于实现在全球范围内实时定位、导航的功能。相机子系统包括摄像头，用于捕获静态图像或视频。

在可选的一种实施方式中，上述ram包括sram和dram。在一些例子中，dram可以为lpddr2、lpddr3等。其中，lpddr(lowpowerdoubledataratesdram)，是ddrsdram(双倍速率同步动态随机存储器)的一种，是面向低功耗内存而制定的通信标准，lpddr2为第二代低功耗内存技术，lpddr3为第三代低功耗内存技术。

图2是用于示出各个子系统以及ram之间连接关系的示意图。如图2所示，主控子系统、副控子系统以及功能子系统均通过总线与sram和dram连接，主控子系统与副控子系统以及各功能子系统之间通过中断线连接。

在可选的一种实施方式中，上述sram、主控子系统、副控子系统以及多个功能子系统集成于一个芯片内，并与dram以及电源管理芯片通过sip封装。其中，sip封装是一种电子器件封装方案，将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。

本实施方式中，由于sram与主控子系统、副控子系统以及多个功能子系统集成于一个芯片内，因此sram也可称为片内sram，dram也可称为片外dram。其中，片内sram具有低功耗、速度快，但是内存容量小，价格昂贵的特点。片外dram具有内存容量大，但是功耗高的特点。为了避免过度使用高功耗的片外dram，本实施方式将各子系统之间传输的消息流和数据流进行分类，通过共享片内sram和片外dram的空间，实现消息流和数据流的传输，从而降低系统级芯片的功耗。

在可选的一种实施方式中，如图3所示，上述系统级芯片还包括rom，所述rom与集成所述sram、所述主控子系统、所述副控子系统以及所述功能子系统的芯片、所述dram以及所述电源管理芯片通过sip封装。本实施例中的rom包括但不限于emmc、nandflash、norflash等存储器。

在一个具体的例子中，首先采用epop封装工艺，将rom与dram堆叠在集成了sram、主控子系统、副控子系统以及所有功能子系统的芯片之上，再采用fccsp(flipchipchipscalepackage，一种芯片级封装)封装工艺将其与电源管理芯片集成在一起，从而得到本实施例的系统级芯片。

在可选的一种实施方式中，上述系统级芯片还包括显示子系统，用于从所述dram中获取图像数据，所述显示子系统与所述sram、所述主控子系统、所述副控子系统以及所述功能子系统集成于同一个芯片内。其中，主控子系统或副控子系统用于将需要显示的图像数据写入dram，显示子系统从dram中读取图像数据并对其进行处理，输出至外接的显示器进行显示。本实施方式中，显示子系统中不包括mcu。

在可选的一种实施方式中，所述主控子系统、所述副控子系统以及所述功能子系统均具有独立的电源域，也就是说，各个子系统可以独立上电或掉电，互不影响。在一个具体的例子中，主控子系统向功能子系统的电源域输出预设电平信号，以控制功能子系统的上电。在另一个具体的例子中，副控子系统向主控子系统的电源域输出预设电平信号，以控制主控子系统的上电。

在可选的一种实施方式中，所述系统级芯片内嵌有rtos操作系统。其中，不同于android、windows、ios等智能操作系统，rtos操作系统是一种轻量级的微内核操作系统，可以应用于mcu控制器上，提供微秒级的响应速度，属于超低功耗的操作系统。在一个例子中，系统级芯片中的每个mcu均内嵌有rtos操作系统。在另一个例子中，系统级芯片中的部分mcu中内嵌有rtos操作系统。具体可以根据各子系统实现不同功能所需要的资源等进行设计。

本实施例通过将电源管理芯片、ram、主控子系统、副控子系统以及多个功能子系统集成于一个系统级芯片中，与现有技术中利用多颗芯片实现相同的功能相比，不仅降低了功耗和成本，而且有效降低了pcb布板所需的空间，从而为智能穿戴设备提供了丰富的功能应用、低功耗、不受pcb布局限制以及低成本的解决方案。

实施例2

本实施例提供一种智能穿戴设备，如图4所示，包括触摸屏、多个传感器以及实施例1所述的系统级芯片，所述触摸屏和所述传感器分别与所述系统级芯片电连接。本实施方式中，用户可以通过触摸屏对智能穿戴设备显示的内容进行操作，智能穿戴设备基于用户的不同操作做出不同的响应。

由于使用了实施例1提供的系统级芯片，本实施例提供的智能穿戴设备具有功能应用丰富、功耗低且成本低的优点。

在可选的一些实施方式中，上述传感器包括心率传感器、加速度传感器、陀螺仪传感器等。其中，系统级芯片中的副控子系统用于实现sensorhub(传感器控制中心)的功能，具体包括对传感器进行实时控制，以及将不同类型传感器的数据进行融合，实现多种传感器数据结合才能实现的功能等。

在可选的一种实施方式中，上述智能穿戴设备为智能手表，例如成人智能手表、儿童智能手表、老人智能手表等。

在可选的一些实施方式中，上述智能穿戴设备还可以为智能手环、智能眼镜、智能服饰等。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。