一种兼容单双CPU工作模式且支持热插拔的服务器系统的制作方法

本发明属于服务器技术领域，尤其涉及一种兼容单双cpu工作模式且支持热插拔的服务器系统。

背景技术：

随着互联网的快速发展，不同客户对服务器有不同的配置需求，但服务器日益紧张的空间对设计者提出了强有力的挑战。当前，opencomputeproject制定新一代的ocpnic设计规范即ocp3.0，用于满足服务器对网络控制设备的高密度集成。

当前服务器基本仅支持单张single-hostocp3.0nic、且不支持热插拔操作；当用户根据实际业务需求更换ocp设备时只能关机断电，对基于庞大数据库的业务势必造成灾难性后果。这对服务器客户、终端用户而言，都是无法接受的。

技术实现要素：

针对现有技术中的缺陷，本发明提供了一种兼容单双cpu工作模式且支持热插拔的服务器系统，旨在解决现有技术中当前服务器基本仅支持单张single-hostocp3.0nic、且不支持热插拔操作；当用户根据实际业务需求更换ocp设备时只能关机断电，对基于庞大数据库的业务势必造成灾难性后果的问题。

本发明所提供的技术方案是：一种兼容单双cpu工作模式且支持热插拔的服务器系统，包括设置在主板上的cpu1和cpu0；

在单cpu工作模式下，所述cpu1和cpu0下均挂载一个ocprisera，且两个ocprisera均挂载一个网口接口控制器ocp3.0nic，在双cpu工作模式下，所述主板搭载一张ocpriserb，且所述ocpriserb挂载一个网口接口控制器ocp3.0nic；

所述ocprisera和ocpriserb的bif[2:0]用于配置既支持单cpu工作模式又支持双cpu工作模式的pcie带宽；

所述主板上设有用于及既支持所述单cpu工作模式又支持双cpu工作模式的热插拔控制装置。

作为一种改进的方案，在所述单cpu工作模式下，所述cpu1和cpu0的工作带宽为x16，所述ocprisera的bif[2:0]为000，将所述ocprisera的bif[2:0]下拉至gnd；

在所述双cpu工作模式下，所述cpu1和cpu0的工作带宽均为x8，所述ocpriserb的bif[2:0]为001，将所述ocpriserb的bif[2:0]下拉至gnd，bif[0]上拉至p3v3_stby。

作为一种改进的方案，所述热插拔控制装置包括一个与门、两组spdt切换开关和两个扩展芯片，其中，两组spdt切换开关与两个扩展芯片一一对应，且两个扩展芯片与cpu1、cpu0一一对应，所述与门分别与每一组所述spdt切换开关连接，且所述与门设有两个选择信号，分别记为选择信号ocp0_type和选择信号ocp1_type；

其中，当所述选择信号ocp0_type和选择信号ocp1_type均为高电平时，所述ocprisera端悬空，主板端上拉至p3v3_stby，所述服务器系统处于单cpu工作模式；

当所述选择信号ocp0_type、选择信号ocp1_type有一个为低电平，另一个为高电平时，所述ocpriserb端下拉至gnd，主板端上拉至p3v3_stby，所述服务器系统处于双cpu工作模式。

作为一种改进的方案，在所述单cpu工作模式下，所述选择信号ocp0_type和选择信号ocp1_type均为高电平，经过所述与门的与操作后的信号ocp_type仍为高电平，两个所述扩展芯片的三个地址引脚均配置为110，所述spdt切换开关为所述扩展芯片提供地址输入。

作为一种改进的方案，在所述双cpu工作模式下，所述ocpriserb端下拉至gnd，主板端上拉至p3v3_stby，所述选择信号ocp0_type、选择信号ocp1_type有一个为低电平、另一个为高电平，所述ocpriserb挂载在选择信号为低电平的一侧，且通过所述与门操作后的信号ocp_type为低电平，两个所述扩展芯片的三个地址引脚均配置为001，所述spdt切换开关为所述扩展芯片提供地址输入。

作为一种改进的方案，所述热插拔控制装置包括两个扩展芯片和与两个所述扩展芯片对应连接的逻辑可编程控制器cpld，两个所述扩展芯片与cpu1、cpu0一一对应，所述逻辑可编程控制器cpld获取prsnt_n、button信号，并将所述prsnt_n、button信号透传给两个所述扩展芯片，所述主板根据所述prsnt_n、button信号进行网口接口控制器ocp3.0nic的热插拔处理。

作为一种改进的方案，在所述单cpu工作模式下，执行所述逻辑可编程控制器cpld获取prsnt_n、button信号，并将所述prsnt_n、button信号透传给两个所述扩展芯片，所述主板根据所述prsnt_n、button信号进行网口接口控制器ocp3.0nic的热插拔处理的步骤。

作为一种改进的方案，在所述双cpu工作模式下，当网口接口控制器ocp3.0nic位于cpu0侧时，将热插拔button、prsnt_n信号先发送至逻辑可编程控制器cpld，所述逻辑可编程控制器cpld首先将prsnt_n信号发送给cpu1侧的扩展芯片，然后按照固定延时的方式将prsnt_n信号发送给cpu0侧的扩展芯片，主板根据prsnt_n、button的电平变化，分别进行cpu0、cpu1下网口接口控制器ocp3.0nic的热插拔处理；

当网口接口控制器ocp3.0nic位于cpu1侧时，将热插拔button、prsnt_n信号先发送至逻辑可编程控制器cpld，所述逻辑可编程控制器cpld首先将prsnt_n信号发送给cpu0侧的扩展芯片，然后按照固定延时的方式将prsnt_n信号发送给cpu1侧的扩展芯片，主板根据prsnt_n、button的电平变化，分别进行cpu0、cpu1下网口接口控制器ocp3.0nic的热插拔处理。

作为一种改进的方案，所述热插拔控制装置包括两个缓冲器以及分别挂载在每一个缓冲器上的与门和扩展芯片；

所述缓冲器的引脚input预留下拉电阻，默认状态下网口接口控制器ocp3.0nic的led灯为熄灭状态，所述缓冲器的引脚oe_n由ocpx_prsnt_n控制，确保只有安装网口接口控制器ocp3.0nic的位置，led灯才受控制，其中，ocpx_prsnt_n由对应ocpx_prsnt0/1/2/3_n“与”操作后的信号。

作为一种改进的方案，在双cpu工作模式下：

当所述网口接口控制器ocp3.0nic安装在物理位置cpu0侧时，信号ocp0_prsnt_n为低、信号ocp1_prsnt_n为高，当进行热插拔操作时，ocp0_hot_plug_led与缓冲器buffer的引脚input的ocp0_pwr_led行为表现一致，ocp1_hot_plug_led将一直处于熄灭状态；

当所述网口接口控制器ocp3.0nic安装在物理位置cpu1侧时，ocp0_prsnt_n为高、ocp0_prsnt_n为低，当进行热插拔操作时，信号ocp0_hot_plug_led将一直处于熄灭状态，信号ocp1_hot_plug_led与缓冲器buffer的引脚input的ocp1_pwr_led行为表现一致。

在本发明实施例中，兼容单双cpu工作模式且支持热插拔的服务器系统包括cpu1和cpu0；在单cpu工作模式下，cpu1和cpu0下均挂载一个ocprisera，在双cpu工作模式下，所述主板搭载一张ocpriserb，两个ocprisera以及ocpriserb挂载一个网口接口控制器ocp3.0nic；所述ocprisera和ocpriserb的bif[2:0]用于配置既支持单cpu工作模式又支持双cpu工作模式的pcie带宽；所述主板上设有用于及既支持所述单cpu工作模式又支持双cpu工作模式的热插拔控制装置，从而实现实现nic在单双cpu工作模式的兼容，以及单双cpu工作模式下nic的热插拔操作，提升服务器的功能。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。

图1是本发明提供的单cpu工作模式下的带宽配置示意图；

图2和图3分别是本发明提供的双cpu工作模式下的带宽配置示意图；

图4是本发明提供的单cpu工作模式下的扩展芯片的地址配置示意图；

图5和图6分别是本发明提供的双cpu工作模式下的扩展芯片的地址配置示意图；

图7是本发明提供的单cpu工作模式下的可编程逻辑控制器cpld的逻辑实现示意图；

图8和图9分别是本发明提供的双cpu工作模式下的可编程逻辑控制器cpld的逻辑实现示意图；

图10和图11分别是本发明提供的双cpu工作模式下led灯的逻辑实现示意图。

具体实施方式

下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的、技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。

在本发明实施例中，兼容单双cpu工作模式且支持热插拔的服务器系统包括设置在主板上的cpu1和cpu0；

在单cpu工作模式(single-host)下，所述cpu1和cpu0下均挂载一个ocprisera，且两个ocprisera均挂载一个网口接口控制器ocp3.0nic，在双cpu工作模式(socket-direct)下，所述主板搭载一张ocpriserb，且所述ocpriserb挂载一个网口接口控制器ocp3.0nic；

所述ocprisera和ocpriserb的bif[2:0]用于配置既支持单cpu工作模式又支持双cpu工作模式的pcie带宽；

所述主板上设有用于及既支持所述单cpu工作模式又支持双cpu工作模式的热插拔控制装置。

在该实施例中，通过ocprisera和ocpriserb的bif[2:0]进行pcie带宽的配置，通过热插拔控制装置实现热插拔的处理。

在本发明实施例中，热插拔控制装置的结构下述有详细说明：

作为本发明的一个实施例，结合图1所示，在所述单cpu工作模式下，系统可同时支持2张网口接口控制器ocp3.0nic,主板通过4c+连接器与ocprisera(金手指)互联，risera的4c+连接器上安装网口接口控制器ocp3.0nic。

在cpu一侧，cpu0/1的pcierootport3分别作为2张网口接口控制器ocp3.0nic的singleupstream，bioscode中将默认配置为x16；

该cpu1和cpu0的工作带宽为x16，所述ocprisera的bif[2:0]为000，将所述ocprisera的bif[2:0]下拉至gnd；因2张卡均独立工作，用户可根据自身需求选择安装2个ocprisera或1个ocprisera。

结合图2和图3所示，服务器系统可支持1张ocp3.0nic,主板通过4c+连接器与ocpriserb(金手指，无pcie信号)互联，ocpriserb的4c+连接器上安装ocp3.0nic。cpu0/1的pcie0/1/2资源均引出至x8slimlineconnector，任何pciex8均可通过cable去到ocpriserb上的2个x8slimline，(每颗cpu各出一组x8)作为双cpu工作模式的upstream；

在cpu一侧，slimline连接器定义了配置cpu一侧pciebandwidth的idpin：00/01对应配置x16、10对应配置x8、11对应配置x4，pch根据侦测的id配置对应的cpupcieport带宽：ocp对应的port均配置为x8；当搭配其他配置(x16slot、x4nvme)，可根据id灵活配置带宽；

在所述双cpu工作模式下，所述cpu1和cpu0的工作带宽均为x8，所述ocpriserb的bif[2:0]为001，将所述ocpriserb的bif[2:0]下拉至gnd，bif[0]上拉至p3v3_stby。

在本发明实施例中，图2的ocp3.0nic安装在cpu0对应的位置(此时，cpu1pe3将去到riser板的pciex16slot，充分利用pcie资源)，图3的ocp3.0nic安装在cpu1对应的位置(cpu0pe3将去到riser板的pciex16slot，充分利用pcie资源)。

作为本发明的另一个实施例，热插拔控制装置包括一个与门、两组spdt切换开关和两个扩展芯片，其中，两组spdt切换开关与两个扩展芯片一一对应，且两个扩展芯片与cpu1、cpu0一一对应，所述与门分别与每一组所述spdt切换开关连接，且所述与门设有两个选择信号，分别记为选择信号ocp0_type和选择信号ocp1_type；

其中，当所述选择信号ocp0_type和选择信号ocp1_type均为高电平时，所述ocprisera端悬空，主板端上拉至p3v3_stby，所述服务器系统处于单cpu工作模式；

当所述选择信号ocp0_type、选择信号ocp1_type有一个为低电平，另一个为高电平时，所述ocpriserb端下拉至gnd，主板端上拉至p3v3_stby，所述服务器系统处于双cpu工作模式。

在该实施例中，该扩展芯片为pca9555，图中以pca9555为例进行说明；

其中，如图4所示，在所述单cpu工作模式下，所述选择信号ocp0_type和选择信号ocp1_type均为高电平，经过所述与门的与操作后的信号ocp_type仍为高电平，两个所述扩展芯片的三个地址引脚均配置为110，所述spdt切换开关为所述扩展芯片提供地址输入，即：使用spdt切换开关进行切换，ocp_type作为selpin，高电平时，spdt切换开关的输入端b0会赋值至输出端a，作为地址pin的输入端；

如图6所示，在所述双cpu工作模式下，所述ocpriserb端下拉至gnd，主板端上拉至p3v3_stby，所述选择信号ocp0_type、选择信号ocp1_type有一个为低电平、另一个为高电平，所述ocpriserb挂载在选择信号为低电平的一侧，且通过所述与门操作后的信号ocp_type为低电平，两个所述扩展芯片的三个地址引脚均配置为001，所述spdt切换开关为所述扩展芯片提供地址输入，即：使用spdt切换开关进行切换，ocpriserb(nic)安装在ocp0的物理位置，ocp_type作为selpin，低电平，spdt切换开关的输入端b1会赋值至输出端a，作为地址pin的输入端，pca9555地址均被配置为001(与cpupcieport0c/0d对应)；如图6所示：ocpriserb(nic)安装在ocp1的物理位置上，同理类推。作为本发明的另一个实施例，热插拔控制装置包括两个扩展芯片和与两个所述扩展芯片对应连接的逻辑可编程控制器cpld，两个所述扩展芯片与cpu1、cpu0一一对应，所述逻辑可编程控制器cpld获取prsnt_n、button信号，并将所述prsnt_n、button信号透传给两个所述扩展芯片，所述主板根据所述prsnt_n、button信号进行网口接口控制器ocp3.0nic的热插拔处理。

如图7所示，在所述单cpu工作模式下，执行所述逻辑可编程控制器cpld获取prsnt_n、button信号，并将所述prsnt_n、button信号透传给两个所述扩展芯片，所述主板根据所述prsnt_n、button信号进行网口接口控制器ocp3.0nic的热插拔处理的步骤；

如图8所示，在所述双cpu工作模式下，当网口接口控制器ocp3.0nic位于cpu0侧时，将热插拔button、prsnt_n信号先发送至逻辑可编程控制器cpld，所述逻辑可编程控制器cpld首先将prsnt_n信号发送给cpu1侧的扩展芯片，然后按照固定延时的方式将prsnt_n信号发送给cpu0侧的扩展芯片，主板根据prsnt_n、button的电平变化，分别进行cpu0、cpu1下网口接口控制器ocp3.0nic的热插拔处理；

如图9所示，当网口接口控制器ocp3.0nic位于cpu1侧时，将热插拔button、prsnt_n信号先发送至逻辑可编程控制器cpld，所述逻辑可编程控制器cpld首先将prsnt_n信号发送给cpu0侧的扩展芯片，然后按照固定延时的方式将prsnt_n信号发送给cpu1侧的扩展芯片，主板根据prsnt_n、button的电平变化，分别进行cpu0、cpu1下网口接口控制器ocp3.0nic的热插拔处理。

作为本发明的另一个实施例，，所述热插拔控制装置包括两个缓冲器以及分别挂载在每一个缓冲器上的与门和扩展芯片；

所述缓冲器的引脚input预留下拉电阻，默认状态下网口接口控制器ocp3.0nic的led灯为熄灭状态，所述缓冲器的引脚oe_n由ocpx_prsnt_n控制，确保只有安装网口接口控制器ocp3.0nic的位置，led灯才受控制，其中，ocpx_prsnt_n由对应ocpx_prsnt0/1/2/3_n“与”操作后的信号。

在双cpu工作模式下：

如图10所示，当所述网口接口控制器ocp3.0nic安装在物理位置cpu0侧时，信号ocp0_prsnt_n为低、信号ocp1_prsnt_n为高，当进行热插拔操作时，ocp0_hot_plug_led与缓冲器buffer的引脚input的ocp0_pwr_led行为表现一致，ocp1_hot_plug_led将一直处于熄灭状态；

如图11所示，当所述网口接口控制器ocp3.0nic安装在物理位置cpu1侧时，ocp0_prsnt_n为高、ocp0_prsnt_n为低，当进行热插拔操作时，信号ocp0_hot_plug_led将一直处于熄灭状态，信号ocp1_hot_plug_led与缓冲器buffer的引脚input的ocp1_pwr_led行为表现一致。

本发明实施例能够根据bif[2:0]灵活的配置带宽模式、以支持单cpu工作模式和双cpu工作模式；并能够根据pciecard热插拔的规范实现热插拔功能，满足服务器正常工作时更换ocp3.0nic。这极大增加服务器的应用范围，满足客户的不同需求。

以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。