一种PCIE资源自动拆分电路及方法与流程

本发明涉及领域，特别涉及一种pcie资源自动拆分电路及方法。
背景技术：
：broadcom是全球领先的有线和无线通信半导体公司，其产品实现向家庭、办公室和移动环境以及在这些环境中传递语音、数据和多媒体，其开发的pciepacketswitch支持x8pcie转一个x16pcie或者两个x8pcie或者4个x4pcielane，pcie支持pcie3.0协议，通过芯片上的strap配置引脚cfg0，cfg1可以配置下行两个x8pcie的拆分模式，实现pcie资源扩展的功能。此前设计都是通过上下拉电阻的方式来实现pcie资源的拆分配置，但是上下拉电阻只能实现固定的pcie拆分，并不能满足实际应用中多样化、灵活性的需求，如果要满足多种需求就需要放置多个pex8724packetswitch芯片来满足，增加了设计和制造成本。为此，本文提出一种更为灵活的pex8724pcie资源自动拆分的方法。技术实现要素：有鉴于此，本发明的目的在于提供一种pcie资源自动拆分电路及方法，能够更为灵活并自动拆分pex8724的pcie资源。其具体方案如下：一种pcie资源自动拆分电路，包括：pex8724芯片、bmc、分别与所述pex8724芯片的pciex8通道对应的第一slimline连接器和第二slimline连接器；所述pex8724芯片的配置信号接口与所述bmc连接，所述bmc与所述第一slimline连接器和所述第二slimline连接器的idpin连接；所述第一slimline连接器和所述第二slimline连接器的idpin用于分别与相应的板卡上相应的slimline连接器的idpin连接。可选的，所述pex8724芯片的配置信号接口通过电平转换芯片与所述bmc连接。可选的，还包括分别与所述第一slimline连接器和所述第二slimline连接器的idpin连接的上拉电阻。可选的，还包括x16riser卡；所述x16riser卡，包括idpin分别与所述第一slimline连接器和所述第二slimline连接器的idpin连接的第三slimline连接器和第四slimline连接器。可选的，还包括x8x8riser卡；所述x8x8riser卡，包括idpin分别与所述第一slimline连接器和所述第二slimline连接器的idpin连接的第五slimline连接器和第六slimline连接器。可选的，还包括nvme背板；所述nvme背板，包括idpin分别与所述第一slimline连接器和所述第二slimline连接器的idpin连接的第七slimline连接器。本发明还公开了一种pcie资源自动拆分方法，应用于如前述的bmc中，包括：接收第一slimline连接器和第二slimline连接器的idpin传输的id信号；根据预设的信号映射关系和id信号，为pex8724芯片的配置信号接口赋值，以使所述pex8724芯片根据所述配置信号接口的赋值拆分pcie资源；其中，所述信号映射关系为预先建立的所述id信号与所述配置信号接口的赋值之间的映射关系。本发明中，pcie资源自动拆分电路，包括：pex8724芯片、bmc、分别与pex8724芯片的pciex8通道对应的第一slimline连接器和第二slimline连接器；pex8724芯片的配置信号接口与bmc连接，bmc与第一slimline连接器和第二slimline连接器的idpin连接；第一slimline连接器和第二slimline连接器的idpin用于分别与相应的板卡上相应的slimline连接器的idpin连接。本发明为slimline连接器设置idpin，bmc可以根据插入主板的板卡的slimline连接器上的idpin得知当前板卡所需的pcie资源情况，并且根据idpin和预先设置的信号映射关系，设置pex8724芯片的pcie资源划分模式，从而完成自动pcie资源划分。附图说明为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本发明实施例公开的一种pcie资源自动拆分电路图；图2为本发明实施例公开的一种pcie资源自动拆分方法流程图。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明实施例公开了一种pcie资源自动拆分电路，参见图1所示，该电路包括：pex8724芯片、bmc(baseboardmanagementcontroller，基板管理控制器)、分别与pex8724芯片的pciex8通道对应的第一slimline连接器和第二slimline连接器；pex8724芯片的配置信号接口与bmc连接，bmc与第一slimline连接器和第二slimline连接器的idpin连接；第一slimline连接器和第二slimline连接器的idpin用于分别与相应的板卡上相应的slimline连接器的idpin连接。具体的，pex8724芯片的pciex8通道与第一slimline连接器和第二slimline连接器连接，以使通过第一slimline连接器和第二slimline连接器与相应的板卡连接，输出pciex8通道。具体的，第一slimline连接器和第二slimline连接器设置idpin，并且用于与相应的板卡的slimline连接器上的idpin连接，使得板卡能够将自身的idpin通过第一slimline连接器和第二slimline连接器的idpin传输至bmc。此时便可以将板卡的pcie资源划分需求与idpin结合，建立相应的信号映射关系，以使bmc根据idpin，通过pex8724芯片的配置信号接口，控制pex8724芯片pcie资源划分。具体的，例如，第一slimline连接器slimline0和第二slimline连接器slimline1可以分别设置两个idpin：s0_id0、s0_id1和s1_id0、s1_id1。具体的，相应的板卡可以包括x16riser卡、x8x8riser卡和nvme背板；其中，具体的，x16riser卡，可以包括idpin分别与第一slimline连接器和第二slimline连接器的idpin连接的第三slimline连接器和第四slimline连接器。例如，第三slimline连接器slimline2和第四slimline连接器simline3也设置两个idpin：id0和id1。具体的，x8x8riser卡，可以包括idpin分别与第一slimline连接器和第二slimline连接器的idpin连接的第五slimline连接器和第六slimline连接器。例如，第五slimline连接器slimline4和第六slimline连接器simline5也设置两个idpin：id0和id1具体的，nvme背板，可以包括idpin分别与第一slimline连接器和第二slimline连接器的idpin连接的第七slimline连接器。例如，第七slimline连接器slimline6也设置两个idpin：id0和id1。具体的，pex8724所在的主板1上电stby，且bmcready后，bmc可以根据s0_id1、s0_id0和s1_id1、s1_id0的状态判断是哪种板卡，例如，s0_id1、s0_id0和s1_id1、s1_id0均为00是x16riser卡，01是x8x8riser卡，10是nvme背板。例如，bmc根据s0_id1、s0_id0和s1_id1、s1_id0的状态分别给cfg1和cfg0赋值，s0_id1、s0_id0是10，s1_id1、s1_id0是10，识别为nvme背板，则赋值cfg1、cfg0为zz，当开机上电时pex8724识别到这两个cfg的状态是zz，此时pcie的拆分模式就为四个x4pcie，实现了自动识别插入的板卡，并且自动进行pcie划分。又如，bmc根据s0_id1、s0_id0和s1_id1、s1_id0的状态分别给cfg1和cfg0赋值，比方说识别到s0_id1、s0_id0是01，s1_id1、s1_id0是10，则赋值cfg1、cfg0(配置信号)为z0(其中z代表高阻态)，当开机上电时pex8724识别到这两个cfg的状态是z0，此时pcie的拆分模式就为x8x4x4pcie。具体的，idpin与配置信号和pcie拆分模式之间的对应可以参见表1idpin与配置信号和pcie拆分模式对应配置表。表一s0_id1、s0_id0s1_id1、s1_id0cfg1、cfg0pcie拆分模式00000zx16010101x8x80110z0x8x4x41010zzx4x4x4x4具体的，pex8724的具体pcie拆分模式可以参见表二pex8724pcie拆分模式表。表二具体的，根据表一中所介绍的pcie拆分模式对应配置，不同板卡预先设置各自的idpin计入到主板1上pex8724芯片的第一slimline连接器和第二slimline连接器后，bmc读取idpin，根据表一中记载的信号映射关系，配置信号接口的赋值(cfg1、cfg0)，从而实现对pex8724芯片的多种自动pcie划分。可见，本发明实施例为slimline连接器设置idpin，bmc可以根据插入主板1的板卡的slimline连接器上的idpin得知当前板卡所需的pcie资源情况，并且根据idpin和预先设置的信号映射关系，设置pex8724芯片的pcie资源划分模式，从而完成自动pcie资源划分。进一步的，因为pex8724使用的是1.8v电平，bmc使用的是p3v3_stby电平，所以pex8724芯片的配置信号接口通过电平转换芯片转换电平后与bmc连接，使pex8724芯片的配置信号接口与bmc电平兼容。具体的，第一slimline连接器和第二slimline连接器的idpin还连接有上拉电阻，包括外加电阻r0、r1、r2、r3上拉到p3v3_stby电源上，此处电阻r0、r1、r2、r3可设置为4.7kω，即主板端，也即pex8724芯片端，默认s0_id1、s0_id0和s1_id1、s1_id0为逻辑11。具体的，x16riser卡，分别外加电阻r4、r5和r6、r7下拉到gnd上，此处电阻r4、r5和r6、r7可设置为0ω,即x16riser卡端默认id1和id0为逻辑00，通过线缆连接与主板端s0_id1、s0_id0或s1_id1、s1_id0对应。具体的，x8x8riser卡，分别外加电阻r8、r10上拉到p3v3_stby和电阻r9、r11下拉到gnd上，此处电阻r8、r10可设置为4.7kω，r9、r11可设置为0ω，即x8x8riser卡默认id1和id0为逻辑01，通过线缆连接与主板端s0_id1、s0_id0或s1_id1、s1_id0对应。具体的，nvme背板，分别外加电阻r12下拉到gnd和电阻r13上拉到p3v3_stby上，此处电阻r12可设置为0ω，电阻r13可设置为4.7kω,即nvme背板端默认id1和id0为逻辑10，通过线缆连接与主板端s0_id1、s0_id0或s1_id1、s1_id0对应。此外，图中的电平转换芯片可用pac9617，也可使用mos管或三极管做levelshift，还可接到cpld中，使用cpld做电平转换。相应的，本发明实施例还公开了一种pcie资源自动拆分方法，参见图2所示，应用于如前述的bmc中，包括：s11：接收第一slimline连接器和第二slimline连接器的idpin传输的id信号；s12：根据预设的信号映射关系和id信号，为pex8724芯片的配置信号接口赋值，以使pex8724芯片根据配置信号接口的赋值拆分pcie资源；其中，信号映射关系为预先建立的id信号与配置信号接口的赋值之间的映射关系。最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。以上对本发明所提供的技术内容进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。当前第1页12