数据处理系统、其存储器控制器及其操作方法与流程

数据处理系统、其存储器控制器及其操作方法
1.相关申请的交叉引用
2.本技术根据35u.s.c.
§
119要求于2020年4月7日提交的韩国专利申请第10-2020-0042030号的优先权，其全部内容通过引用并入本文。
技术领域
3.各个示例性实施例涉及一种半导体集成设备，更具体地涉及一种数据处理系统、存储器控制器及其操作方法。


背景技术：

4.随着对人工智能应用和大数据分析的兴趣和重要性的增加，对能够有效处理大量数据的计算系统的需求随之增加。
5.先前的计算系统集中于基于处理器的计算，而近来的计算系统已经演化为能够并行且高速处理大量数据的基于数据的计算或基于存储器的计算。因而，因为处理器与存储器之间的数据瓶颈现象被减少，所以计算设备的计算性能可以被最大化或增强。
6.然而，计算设备的性能和速度的提高可能导致增加的能量消耗、热量的生成，以及其他缺点。


技术实现要素：

7.在一个实施例中，一种数据处理系统可以包括存储器模块；以及控制器，其被配置为响应于从主机接收的请求而与存储器模块交换数据。控制器响应于从主机接收的第一数据和第一数据写入请求而将第一数据分为用于错误纠正的第一数据组和不用于错误纠正的第二数据组，生成用于针对第一数据组的错误纠正的第一元数据，配置包括第一数据和第一元数据的第一数据块，以及将第一数据块传输到存储器模块。
8.在一个实施例中，一种存储器控制器可以被配置为响应于从主机接收的请求而与存储器模块交换数据，该存储器控制器包括错误检查和纠正(ecc)设备。ecc基于从主机接收的数据来生成元数据；以及向存储器模块传输包括数据和元数据的数据块，以将数据块存储在存储器模块中。数据包括第一部分，其用于生成元数据；以及第二部分，其选择性地用于基于存储器控制器的操作模式来生成元数据。
9.在一个实施例中，一种存储器控制器的操作方法，存储器控制器响应于从主机接收的请求而与存储器模块交换数据，该方法包括：响应于从主机接收的第一数据和第一数据写入请求，通过存储器控制器将第一数据划分为用于错误纠正的第一数据组和不用于错误纠正的第二数据组；通过存储器控制器生成用于使用第一数据组进行错误纠正的第一元数据；以及通过存储器控制器向存储器模块传输包括第一数据和第一元数据的第一数据块。
附图说明
10.图1是图示了根据一个实施例的包括数据处理系统的电子设备的配置的图。
11.图2是图示了根据一个实施例的数据处理系统的配置的图。
12.图3是图示了根据一个实施例的存储器池的配置的图。
13.图4是图示了根据一个实施例的存储器控制器的配置的图。
14.图5a和图5b是图示了根据一个实施例的第一ecc电路的操作的图。
15.图6是图示了根据一个实施例的第二ecc电路的操作的图。
16.图7是图示了根据一个实施例的存储器控制器的操作方法的流程图。
17.图8是图示了根据一个实施例的存储器模块的配置的图。
18.图9、图10和图11图示了根据各个实施例的堆叠半导体装置。
19.图12图示了根据一个实施例的包括数据存储设备的网络系统。
具体实施方式
20.下文参考附图对各种实施例进行更详细的描述。然而，本公开可以以不同形式体现，并且不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例使得本公开将是透彻和完整的，并且将向本领域技术人员充分传达本公开的范围。在整个本公开中，贯穿本公开的各个附图和实施例，相似的附图标记是指相似的部分。
21.图1是图示了根据一个实施例的包括数据处理系统的电子设备10的配置的图。
22.参考图1，根据一个实施例的电子设备10可以包括主机200以及与主机通信的数据处理系统100。
23.主机200可以向数据处理系统100传输控制信号con、请求req、与数据处理有关或相关联的地址add、和/或数据data。数据处理系统100可以执行与请求req相对应并且响应于从主机200接收的控制信号con、请求req、地址add和/或数据data的操作，并且可以向主机200传输作为处理结果而导出或获得的数据data。
24.当在数据处理系统100与主机200之间传输和接收的数据data的数量增加时，主机200可以处理依赖于数据处理系统100的操作。也就是说，数据处理系统100可以被配置为不仅存储或输出数据，而且还自动计算数据data。
25.数据处理系统100可以包括高性能计算(hpc)设备，其用于使用超级计算机、计算机集群、或用于单独处理数据data的联网信息处理设备或服务器的阵列以协作方式执行高级操作。
26.数据处理系统100可以包括多个数据处理设备，其被配置为存储或计算数据data并且输出计算出的数据data。
27.数据处理系统100的一个或多个数据处理设备可以包括一个或多个服务器计算机、服务器计算机中的每个服务器计算机的一个或多个机架、和/或机架中的每个机架的一个或多个板。
28.如本文中所描述的，数据处理系统100可以包括多个数据处理设备，以便改善或增强系统100的信息处理性能。数据处理设备可以被电联网以相互或共同传输并接收或共享数据。
29.图2是图示了根据一个实施例的数据处理系统100的配置的图。
30.参考图2，根据实施例的数据处理系统100可以包括控制器110和存储器池120。在一个实施例中，控制器110是数字电路，其管理去往和来自存储器池120的数据流。控制器110可以独立形成在芯片上或与一个或多个其他电路集成在一起。
31.控制器110可以耦合到存储器池120，并且可以控制数据向存储器池120的输入和从存储器池120的输出。控制器110可以根据从主机200接收的请求req生成命令cmd，并且可以基于所生成的命令cmd与存储器池120协作处理数据。处理数据可以包括：读取存储器池120中存储的数据的操作、基于读取数据来进行计算的操作、和/或将计算的数据提供给主机200或存储器池120的操作。
32.存储器池120可以在控制器110的控制下存储数据或输出其中存储的数据。存储器池120可以包括多个存储器模块，并且可以被配置为以页(或字节)为单位可访问。也就是说，控制器110可以以页为单位访问存储器池120。
33.在一个实施例中，控制器110可以包括主机接口(if)113、rom(只读存储器)1151、ram(随机存取存储器)1153、存储器控制器117、以及至少一个处理器119。
34.主机if 113可以在主机200与控制器110之间提供接口。主机if 113可以存储并调度主机200所提供的命令，并且可以将该命令提供给处理器119。主机if 113可以向存储器控制器117提供主机200所提供的写入数据，或可以向主机200提供存储器池120通过存储器控制器117所提供的读取数据或处理器119所输出的数据。
35.rom 1151可以存储控制器110的操作或在其期间所必需的或利用的程序代码，例如，固件或软件，并且可以存储程序代码所使用的代码数据。
36.ram 1153可以存储控制器110的操作或在其期间所必需的或利用的数据，或控制器110所生成的数据。
37.存储器控制器117可以向存储器池120传输主机if 113所提供的数据，或可以接收从存储器池120读取的数据，并且将读取的数据提供给主机if 113或处理器119。
38.处理器119可以包括多个核，并且可以在与存储器池120交换数据的同时，计算主机200已经请求卸载处理的应用的程序代码。卸载处理意指主机200被委托给另一设备(例如，数据处理系统100)和/或由其执行的操作。
39.如本文中所描述的，执行大数据分析或机器学习或与之相关联的应用经常利用具有大量数据的操作。根据这样的要求，已经进行了与数据处理设备100相关联的研究，该数据处理设备100能够通过将操作委托于计算引擎(例如，处理器119)来处理主机200的操作。在这样的电子设备10中，主机200可以在由数据处理系统100执行用于大量数据的操作的同时执行另一任务，从而提高并增强了工作效率。
40.在一个实施例中，当请求应用程序的卸载处理时，主机200可以向数据处理系统100传输初始参数，从而初始参数存储在存储器池120中。处理器119可以读取存储在存储器池120中的初始参数，并且可以执行或可以计算应用的程序代码。
41.存储器控制器117可以包括用于保证或确保与存储器池120交换的数据的准确性的错误检查和纠正(ecc)设备20。
42.ecc设备20可以使用设置方法或算法对主机200或处理器119所提供的数据(或消息位)进行编码，可以将经编码的数据存储在存储器池120中，可以使用设置方法或算法对从存储器池120读取的数据进行解码，和/或可以将经解码的数据提供给主机200或处理器
119。在一个实施例中，在数据写入操作时或期间，ecc设备20可以从消息位生成元数据位(例如，元数据或奇偶校验位)，并且可以将包括消息位和奇偶校验位的数据块存储在存储器池120中。在数据读取操作时或期间，ecc设备20可以基于包括在从存储器池120读取的数据块中的元数据位来检测消息位中的错误，并且可以纠正该错误。
43.在一个实施例中，ecc设备20可以使用能够基于数据块来检测至少2个位的错误的错误纠正码，并且执行单错误纠正双错误检测(secded)。在一个实施例中，错误纠正码可以是汉明码，但是本公开不限于此。
44.数据处理系统100可以基于主机20已经请求处理的应用的类型来在第一操作模式(例如，第一数据写入请求模式或第一数据读取请求模式)或第二操作模式(例如，第二数据写入请求模式或第二数据读取请求模式)下操作。
45.第一操作模式可以是加速应用处理模式，其包括“主要数据”或通过对应用进行处理而生成的且需要保证其准确性的数据、以及“次要数据”或可能丢失的其他数据。加速应用可以是人工智能应用，其涉及深度学习操作之类的神经网络操作，包括深度学习操作之类的神经网络操作，或与深度学习操作之类的神经网络操作相关联。
46.第二操作模式可以是应用处理模式，其包括通过处理应用而生成的数据，其中该数据通常是主要数据。
47.控制器110可以基于从主机200接收的控制信号con来将存储器控制器117的操作模式设置为第一操作模式或第二操作模式。
48.当操作模式被设置为第一操作模式时，存储器控制器117可以响应于从主机200或处理器119接收到用于消息位的写入请求而生成仅相对于第一数据组(例如，消息位的一部分)进行错误纠正的元数据位。存储器控制器117可以配置包括消息位和元数据位的数据块，并且可以向存储器池120传输包括数据块的写入命令。
49.当操作模式被设置为第一操作模式时，存储器控制器117可以基于元数据位并且响应于从主机200或处理器119接收到读取请求而通过纠正从存储器池120接收的数据块中包括的第一数据组的错误来生成读取数据。存储器控制器117可以将所生成的读取数据传输到主机200或处理器119。
50.当操作模式被设置为第二操作模式时，存储器控制器117可以响应于从主机200或处理器119接收到用于消息位的写入请求而生成针对所有消息位进行错误纠正的元数据位。可以配置数据块，并且可以将数据块存储在存储器池120中。
51.更进一步地，在第二操作模式下，当从主机200或处理器119接收到读取请求时，存储器控制器117可以从存储器池120接收数据块，可以通过基于元数据位来纠正所有消息位的错误来生成读取数据，并且可以将所生成的读取数据传输到主机200或处理器119。
52.在另一方面中，当从主机200或处理器119接收被划分为用于生成元数据位的第一部分和不用于生成元数据位的第二部分的消息位时，存储器控制器117可以生成元数据位，并且在存储器池120中存储包括消息位和元数据位的数据块。
53.图3是图示了根据一个实施例的存储器池120的配置的图。
54.在一个实施例中，存储器池120可以包括多个存储器模块120-1至120-n。
55.存储器模块120-1至120-n中的每个存储器块可以包括多个块组bg-0至bg-m。多个块组bg-0至bg-m中的每个块组可以包括多个块bank。块bank中的每个块可以包括多个存储
器单元，其耦合在多个行线row(或字线)与多个列线column(或位线)之间。例如，耦合到一个字线的存储器单元可以形成一个页。
56.存储器模块120-1至120-n可以包括易失性存储器模块，并且除了易失性存储器模块之外还可以包括非易失性存储器模块。
57.易失性存储器模块可以被配置为包括例如动态随机存取存储器(dram)和/或静态随机存取存储器(sram)。非易失性存储器模块可以被配置为包括例如电可擦除和可编程rom(eeprom)、nand闪存、nor闪存、相变ram(pram)、电阻性ram(reram)、铁电ram(fram)、以及自旋扭矩传递磁性ram(stt-mram)。
58.在一个实施例中，存储器模块120-1至120-n中的每个存储器模块可以是单列直插式存储器模块(simm)或双列直插式存储器模块(dimm)形式的存储器模块，其包括安装在模块板上的多个存储器芯片；或可以是高带宽存储器(hbm)。hbm模块可以包括多个hbm和安装在中介层上的至少一个硬件加速器。在一个实施例中，在hbm模块的情况下，存储器模块120-1至120-n可以被配置为在模块板上包括控制器110的形式或者在hbm模块的情况下在基本管芯中包括控制器110的形式。
59.响应于主机200所提供的控制信号con，图1至图3所图示的数据处理系统100的控制器110可以从存储器池120读取输入数据和初始权重，可以将输入数据和初始权重加载到内部存储器上，并且可以执行或计算程序代码。应用的程序代码可以存储在主机200的存储器中或存储器池120中。执行应用的程序代码时生成的数据可以存储在存储器池120中。
60.在一个实施例中，主机200可以将机器学习过程或人工智能应用(例如，神经网络操作)卸载到数据处理系统100，并且可以请求数据处理系统100处理机器学习过程或人工智能应用。对神经网络操作进行处理时使用的数据(例如，针对神经网络模型中包括的每个层分类的权重)可以存储在存储器池120中，并且可以重新用于操作。
61.人工智能应用中使用的深度学习算法可以分为训练过程和推理过程。
62.训练过程可以是通过或使用输入数据训练模型的过程。推理过程可以是基于经训练的模型来执行诸如识别之类的服务的过程。
63.深度学习算法可以自主具有容错特点。因而，在推理过程中，为了增加操作速度并且减少所使用的存储器量，使用了用于故意降低权重的准确性的量化方案。因而，尽管丢失了一些数据，但是量化方案的使用不会影响导出推理结果的准确性。
64.在该技术中，在包括“主要数据”(例如，当对应用进行处理时生成的一些数据)和“次要数据”(例如，当对应用进行处理时生成的一些数据)的应用处理模式(例如，第一操作模式)下，可以基于数据的重要性来执行可变错误纠正。例如，诸如深度学习算法的操作中所使用的权重的小数部分之类的次要数据可能不受错误纠正码的保护，并且仅权重的主要数据可能会受到错误纠正码的集中保护。
65.在一个实施例中，在深度学习算法的操作中使用的权重可以具有定点形式或浮点形式。定点形式的权重可以分为符号、整数部分、以及小数部分。在这种情况下，可以选择符号和整数部分或将其用作主要数据。浮点形式的权重可以分为符号、指数、以及尾数。在这种情况下，可以选择符号和指数或将其用作主要数据。
66.因而，与所有消息位的错误检测和纠正相比较，可以改善或增强主要数据的错误恢复性能。
67.在一个实施例中，dram用于存储在深度学习算法的操作中导出的数据。
68.dram可以在经过数据保留时间之前执行刷新操作，以便维持dram中存储的数据。当对dram过程进行细分并且增加存储器容量时，刷新操作可能会消耗更多的功率和能量。由于不能在正在对其执行刷新操作的块中执行另一操作，所以刷新操作也可能对整个dram性能产生负面影响。
69.因此，如本文中所描述的，可以改善或保证用于主要数据的错误恢复性能。进一步地，因为增加了用于维护消息位而执行的存储器模块的刷新周期，所以功耗可以显著降低。
70.图4是图示了根据一个实施例的存储器控制器117的配置的图。
71.参考图4，根据一个实施例的存储器控制器117可以包括模式管理器1171、请求处理器1173、寄存器1175、以及ecc设备20。ecc设备20可以包括第一ecc电路210和第二ecc电路220。
72.模式管理器1171可以响应于从主机200或处理器119接收的控制信号con而设置存储器控制器117的操作模式。在一个实施例中，该操作模式可以是以下各项中的任一项：第一操作模式(例如，加速应用处理模式，其包括来自在处理应用的过程中生成的数据的“主要数据”和需要保证其准确性的“主要数据”以及来自该数据中并且可能丢失的“次要数据”)、以及第二操作模式(例如，应用处理模式，其包括在处理应用的过程中生成的数据以及一般的主要数据)。
73.在一个实施例中，主机200或处理器119可以通过将模式设置标志或模式设置命令传输到模式管理器1171来设置存储器控制器117的操作模式。模式设置标志或模式设置命令可以被配置为向整个存储器池120应用相同的ecc策略。在另一实施例中，模式设置标志或模式设置命令可以被配置为向存储器池120内的存储器模块中的每个存储器模块和/或存储器模块中的每个存储器模块内的存储器块中的每个存储器块应用单独的或不同的ecc策略。
74.请求处理器1173可以在寄存器1175中存储从主机200接收的请求req。更进一步地，在基于模式管理器1171所设置的操作模式mode来驱动ecc设备20的同时，请求处理器1173可以解析请求req，并且可以将命令cmd传输到存储器池120。
75.ecc设备20可以在请求处理器1173的控制下选择性地操作第一ecc电路210或第二ecc电路220。在一个实施例中，ecc设备20可以在第一操作模式下驱动第一ecc电路210并且可以在第二操作模式下驱动第二ecc电路220。
76.当接收到写入请求时，第一ecc电路210可以从寄存器1175接收写入请求中包括的消息位，可以通过从消息位中提取第一数据组来生成元数据位，可以配置数据块，并且可以将数据块传输到存储器池120。第二ecc电路220可以从寄存器1175接收写入请求中包括的消息位，可以生成元数据位，可以配置数据块，并且可以将数据块传输到存储器池120。存储器池120可以从第一ecc电路210或第二ecc电路220接收数据块，并且可以响应于从请求处理器1173接收的写入命令(cmd＝wt)而将数据块存储在存储器单元中。
77.当接收到读取请求时，存储器池120可以响应于读取命令(cmd＝rd)从存储器单元读取数据块，并且可以将读取的数据块传输到第一ecc电路210或第二ecc电路220。第一ecc电路210可以从存储器池120接收数据块，可以通过使用数据块中包括的元数据位纠正第一数据组的错误来生成消息位，并且可以将所生成的消息位存储在寄存器1175中。第二ecc电
路220可以从存储器池120接收数据块，可以使用数据块中包括的元数据位来纠正消息位的错误，并且可以将经纠正的消息位存储在寄存器1175中。
78.寄存器1175中存储的消息位可以通过直接存储器访问(dma)引擎(未图示)输出到处理器119或主机200。
79.图5a和图5b是图示了根据一个实施例的第一ecc电路210的操作的图。
80.参考图5a，第一ecc电路210所导出的数据块a可以配置有消息位，其包括第一数据组dg0和第二数据组dg1、以及包括元数据md的元数据位。
81.第一数据组dg0可以是来自在处理应用的过程中或期间生成并且需要保证其准确性的消息位的“主要数据”(例如，用于深度学习操作的权重的符号和整数部分或符号和指数部分)。第二数据组dg1可以是来自在处理应用的过程中或期间生成并且可能丢失或未被使用的消息位的“次要数据”(例如，用于深度学习操作的权重的小数部分)。
82.元数据md可以是通过基于设置错误纠正码来对第一数据组dg0进行编码而生成的奇偶校验位。
83.参考图5b，第一ecc电路210所导出的数据块b可以配置有消息位，其包括第一数据组dg0和第二数据组dg1、以及包括元数据md的元数据位。
84.第一数据组dg0可以包括第一子数据组dg0-s0和第二子数据组dg0-s1。元数据md可以包括用于第一子数据组dg0-s0的第一子元数据位md-s0和用于第二子数据组dg0-s1的第二子元数据位md-s1。
85.第一子数据组dg0-s0和第一子元数据位md-s0可以配置第一子块。第二子数据组dg0-s1和第二子元数据位md-s1可以配置第二子块。
86.图6是用于描述根据一个实施例的第二ecc电路220的操作的图。
87.参考图6，第二ecc电路220所导出的数据块c可以配置有消息位和元数据位。元数据位可以是通过基于设置错误纠正码来对消息位进行编码而生成的奇偶校验位。
88.在图5a中，配置消息位的第一数据组dg0可以是22个位。可以基于8位的元数据位md来对第一数据组dg0执行错误纠正。
89.在图5b中，配置消息位的第一子数据组dg0-s0和第二子数据组dg0-s1可以例如分别为11个位。可以基于每个具有4个位的元数据位md-s0和md-s1来对第一子数据组dg0-s0和第二子数据组dg0-s1执行错误纠正。
90.当生成元数据位时，可以使用seddec错误纠正码。可以根据22个位的主要数据纠正至少一个位的错误(图5a)，或可以根据各自具有11个位的两个主要数据组中的每个主要数据组纠正1个位的错误(图5b)。因而，与相对于64个位的所有消息位纠正了1个位的错误的情况相比较，显著改善或增强了主要数据的错误纠正性能，如图6中的一样。
91.因此，因为如本文中所描述的保证了主要数据的准确性，所以可以减少功耗，因为增加了存储器池120的刷新周期。
92.图7是图示了根据一个实施例的操作存储器控制器117的方法的流程图。
93.参考图7，可以响应于从主机200接收的控制信号con而设置存储器控制器117的操作模式(s101)。在一个实施例中，操作模式可以是第一操作模式(例如，加速应用处理模式)和第二操作模式(例如，共同应用处理模式)中的任一项。
94.当从主机200或处理器119接收到请求req时(s103)，存储器控制器117可以存储接
收的请求req，并且可以通过解析请求req来确定请求类型(s105)。
95.如果请求类型是写入请求wt，则存储器控制器117可以确定操作模式(s201)，可以选择性地驱动第一ecc电路210或第二ecc电路220，并且可以对写入请求wt中的包括的消息进行编码(s203)。
96.在一个实施例中，当存储器控制器117的操作模式被设置为第一操作模式时，存储器控制器117可以驱动第一ecc电路210。第一ecc电路210可以执行以下编码操作：接收写入请求中包括的消息位、通过从消息位中提取第一数据组来生成元数据位、以及配置数据块。
97.在一个实施例中，当存储器控制器117的操作模式被设置为第二操作模式时，存储器控制器117可以驱动第二ecc电路220。第二ecc电路220可以执行以下编码操作：接收写入请求中包括的消息位、生成元数据位、以及配置数据块。
98.存储器控制器117可以基于请求req的解析结果来向存储器池120传输写入命令(cmd＝wt)(s205)。
99.当存储器池120响应于写入命令而存储从ecc设备20接收的数据块(cmd＝wt)并且传输完成信号时(s207)，存储器控制器117可以向主机200或处理器119报告写入操作的完成(s209)。
100.如果请求类型是读取请求rd，则存储器控制器117可以基于请求的解析结果来向存储器池120传输读取命令(cmd＝rd)(s301)。
101.因而，当从存储器池120中读取数据块并且读取的数据块被传输到存储器控制器117时(s303)，存储器控制器117可以确定操作模式(s305)，可以选择性地驱动第一ecc电路210或第二ecc电路220，并且可以对读取的数据块进行解码(s307)。
102.在一个实施例中，当存储器控制器117的操作模式被设置为第一操作模式时，存储器控制器117可以驱动第一ecc电路210。第一ecc电路210可以执行以下解码操作：从消息块中提取元数据位、纠正第一数据组的错误、以及生成消息位。
103.在一个实施例中，当存储器控制器117的操作模式被设置为第二操作模式时，存储器控制器117可以驱动第二ecc电路220。第二ecc电路220可以执行以下解码操作：从数据块中提取元数据位并且纠正消息位的错误。
104.解码的消息位可以输出到处理器119或主机200(s309)。
105.图8是图示了根据一个实施例的存储器模块30的配置的图。
106.参考图8，存储器模块30可以包括根据一个实施例安装在模块板300上的多个存储器芯片310、模块控制器320、以及输入和输出接口(ioif)330。
107.多个存储器芯片310中的每个存储器芯片可以被配置为易失性存储器设备(例如，dram)，但是本公开不限于此。
108.模块控制器320可以缓冲来自控制器110的命令、地址或时钟信号，并且通过ioif 330将命令、地址或时钟信号传输到存储器芯片310，或可以向控制器110提供通过ioif 330从存储器芯片310接收的数据。
109.在一个实施例中，模块控制器320可以包括ecc设备。可以在控制器110的控制下设置ecc设备的操作模式，ecc设备可以在第一操作模式下仅对消息位中包括的主要数据执行错误纠正，并且可以在第二操作模式下对所有消息位执行错误纠正。
110.图9至图11图示了根据各个实施例的堆叠半导体装置。
111.图9图示了根据一个实施例的堆叠半导体装置40。
112.堆叠半导体装置40可以包括其中堆叠有多个管芯的堆叠结构410。堆叠结构410可以被配置为高带宽存储器(hbm)类型，其中多个管芯被堆叠并且经由硅穿孔(tsv)彼此电连接，从而增加了输入/输出单元的数目，并且增加了带宽。
113.堆叠结构410可以包括基本管芯414和多个核管芯412。
114.多个核管芯412可以堆叠在基本管芯414上并且经由硅穿孔(tsv)彼此电连接。在核管芯412中的每个核管芯412中，可以设置用于存储数据的存储器单元和用于存储器单元的核操作的电路。
115.核管芯412可以经由硅穿孔(tsv)电连接到基本管芯414，并且经由硅穿孔(tsv)从基本管芯414接收信号、功率等。
116.例如，基本管芯414可以包括图1至图3所示的控制器300和存储器装置200。基本管芯414可以在堆叠半导体装置40中执行各种功能，例如，诸如存储器单元的功率管理和刷新之类的存储器管理功能或核管芯412与基本管芯414之间的时序调整功能。
117.基本管芯414中包括的物理接口区域phy可以是地址、命令、数据、控制信号等的输入/输出区域。物理接口区域phy可以设有预先确定的数目的输入/输出电路，其能够满足堆叠半导体装置40所需的数据处理速度。多个输入/输出端子和电源端子可以在基本管芯414的后部表面上设置在物理接口区phy域中，以接收输入/输出操作所需的信号和功率。
118.图10图示了根据一个实施例的堆叠半导体装置400。
119.堆叠半导体装置400可以包括多个核管芯412和基本管芯414的堆叠结构410、存储器主机420、以及接口基板430。存储器主机420可以是cpu、gpu、专用集成电路(asic)、现场可编程门阵列(fpga)等。
120.基本管芯414可以设有用于核管芯412与存储器主机420之间的接口的电路。堆叠结构410的结构可以与参考图9所描述的结构相似。
121.堆叠结构410的物理接口区域phy和存储器主机420的物理接口区域phy可以通过接口基板430彼此电连接。接口基板430可以称为中介层。
122.图11图示了根据一个实施例的堆叠半导体装置4000。
123.应当理解，图11所示的堆叠半导体装置4000通过在封装衬底440上设置图10所图示的堆叠半导体装置400而获得。
124.封装基板440和接口基板430可以通过连接端子彼此电连接。
125.系统级封装(sip)型半导体装置可以通过在接口基板430上堆叠图10所示的堆叠结构410和存储器主机420并且出于封装的目的在封装基板440上安装它们来实现。
126.图12是图示了根据一个实施例的包括数据存储设备的网络系统5000的图。参考图12，网络系统5000可以包括服务器系统5300和通过网络5500耦合的多个客户端系统5410、5420和5430。
127.服务器系统5300可以响应于来自多个客户端系统5410至5430的请求而服务数据。例如，服务器系统5300可以存储多个客户端系统5410至5430所提供的数据。作为另一示例，服务器系统5300可以向多个客户端系统5410至5430提供数据。
128.服务器系统5300可以包括主机设备5100和存储器系统5200。存储器系统5200可以包括以下各项中的一项或多项：图2所示的数据处理系统100、图9所示的堆叠半导体装置
40、图10所示的堆叠半导体装置400、或图11所示的堆叠半导体装置4000、或其组合。
129.虽然上文已经对各种实施例进行了描述，但是本领域技术人员应当理解，所描述的实施例仅是示例。因而，本文中所描述的数据处理系统及其操作方法不应基于所描述的实施例而受到限制。
130.尽管已经出于说明性目的对各种实施例进行了描述，但是对于本领域技术人员而言，显而易见的是，在不脱离如所附权利要求书所限定的本公开的精神和范围的情况下，可以进行各种改变和修改。