一种提取超大规模集成电路芯片电源模型参数的方法与流程

本发明属于超大规模集成电路物理设计领域，具体涉及一种提取超大规模集成电路芯片电源模型参数的方法。

背景技术：

随着集成电路制造工艺的进步，单位面积上集成的晶体管数量越来越多。对于cpu这种超大规模集成电路芯片，晶体管的数目已经达到百亿规模。这样的规模下抽取全芯片的电源模型参数所耗费的资源和时间是无法承受的，模型出现了问题也不能快速迭代，因此如何快速、准确地抽取全芯片的电源模型成为了一项亟待解决的问题。有了全芯片的电源模型，才能结合封装和电路板电源参数模型搭建电源分配网络(powerdeliverynetworkpdn)的模型，分析整个芯片系统的电源完整性，为尽早发现电源分布网络的问题提供坚实基础。如集成电路从业者所知，一个健壮的电源分布网络是保证芯片系统能正常工作的基础，因此全芯片电源模型生成方法具有极大的工程意义和经济价值。

在传统的全芯片电源模型抽取中，需要将所有的单元从层次化中提取出来，然后再顶层进行电源模型的抽取。但在超大规模集成电路设计中，单元的数目达到百亿的级别，这样的规模下想抽取出全芯片的电源模型参数基所耗费的资源与和时间是不能承受的，模型出现了问题也无法进行快速迭代。

技术实现要素：

本发明要解决的技术问题：针对现有技术的上述问题，提供一种提取超大规模集成电路芯片电源模型参数的方法，本发明采用自底向上的方法，先抽取底层模块的电源模型参数，然后在模块电源模型的合并时加入时钟延时信息，最后得到全芯片的电源模型。该方法可以快速、准确地提取全芯片的电源模型参数，解决了传统方法抽取全芯片电源模型参数慢，无法迭代导致的模型不准确问题。

为了解决上述技术问题，本发明采用的技术方案为：

一种提取超大规模集成电路芯片电源模型参数的方法，包括：

1)获得芯片设计中所有模块的vcd文件；

2)根据各个模块的vcd文件抽取满足设计需求的rlc电源模型；

3)将每个模块的rlc电源模型合并成全芯片的spice网表；

4)基于静态分析所有模块的插入时钟延时，将每个模块的插入时钟延时添加到全芯片的spice网表中得到芯片级的电源模型；

5)利用芯片级的电源模型搭建系统级的pdn网络。

可选地，步骤2)的步骤包括：

2.1)从芯片设计中所有模块中遍历取出一个模块作为当前模块，若遍历成功则跳转执行下一步，否则判定遍历完毕，跳转执行步骤3)；

2.2)使用当前模块的vcd文件计算当前模块的电源功耗，判断当前模块的电源功耗是否满足设计需求，若满足设计需求则抽取当前模块的rlc电源模型，跳转执行步骤2.1)；否则，对当前模块的电源进行修改，跳转执行步骤2.2)继续进行电源功耗计算及判断。

可选地，步骤2.2)中判断当前模块的电源功耗是否满足设计需求具体是指判断当前模块的电源功耗的静态值、动态值、峰值、均值是否满足设计需求。

可选地，所述抽取当前模块的rlc电源模型具体是指所述抽取当前模块的电阻参数r、电感参数l、电容参数c的寄生参数和电流模型，生成带有电阻参数r、电感参数l、电容参数c的电源模型作为rlc电源模型。

可选地，步骤3)的步骤包括：

3.1)获得顶层网表中的信息统计出各个模块的数量；

3.2)根据模块的数量对模块的电源模型进行多次实例化；

3.3)将所有实例化的电源模型按照rlc的电路模型原理进行串联。

可选地，步骤4)中基于静态分析所有模块的插入时钟延时的步骤包括：

4.1)获得所有模块的主时钟端口以及在顶层中对应的网络名；

4.2)根据网络名在顶层的静态时序分析环境计算时钟网络的插入延时；

4.3)将计算出的时钟网络插入延时与模块进行对应，并进行制表得到所有模块的插入时钟延时。

可选地，步骤5)中利用芯片级的电源模型搭建系统级的pdn网络之后，还包括针对系统级的pdn网络通过协同优化使电源阻抗满足目标阻抗的步骤。

此外，本发明还提供一种提取超大规模集成电路芯片电源模型参数的系统，包括计算机设备，该计算机设备被编程或配置以执行所述提取超大规模集成电路芯片电源模型参数的方法的步骤。

此外，本发明还提供一种提取超大规模集成电路芯片电源模型参数的系统，包括计算机设备，该计算机设备的存储器中存储有被编程或配置以执行所述提取超大规模集成电路芯片电源模型参数的方法的计算机程序。

此外，本发明还提供一种计算机可读存储介质，该计算机可读存储介质中存储有被编程或配置以执行所述提取超大规模集成电路芯片电源模型参数的方法的计算机程序。

和现有技术相比，本发明具有下述优点：

1、本发明采用自底向上的方法，先抽取底层模块的电源模型参数，然后在模块电源模型的合并时加入时钟延时信息，最后得到全芯片的电源模型。该方法可以快速、准确地提取全芯片的电源模型参数，解决了传统方法抽取全芯片电源模型参数慢，无法迭代导致的模型不准确问题。

2、本发明方法占用资源少，模型搭建快，准确度高，设计简单，操作便捷。获取芯片的电源模型后，搭建系统级的电源分配网络模型通过仿真分析电流能量集中的主要频带范围，确定目标阻抗，同时优化芯片性能，封装性能和电路板性能，使电源阻抗达标。

附图说明

图1为本发明实施方法的基本流程示意图。

图2为本发明中芯片模块与时钟示意图。

图3为本发明中模块的时钟延时示意图。

图4为本发明中全芯片的电源模型拓扑结构示意图。

图5为本发明中系统级pdn网络模型示意图。

具体实施方式

本发明公开了一种快速准确地提取超大规模集成电路芯片电源模型参数的方法，为了对本发明的上述及其他方面有更佳的了解，下面结合优选实施例，对本发明的具体实施方式做进一步的详细说明。

如图1所示，本实施例提取超大规模集成电路芯片电源模型参数的方法包括：

1)获得芯片设计中所有模块的vcd文件；

2)根据各个模块的vcd文件抽取满足设计需求的rlc电源模型；

3)将每个模块的rlc电源模型合并成全芯片的spice网表；

4)基于静态分析所有模块的插入时钟延时，将每个模块的插入时钟延时添加到全芯片的spice网表中得到芯片级的电源模型；

5)利用芯片级的电源模型搭建系统级的pdn网络。

本实施例提取超大规模集成电路芯片电源模型参数的方法利用后端设计工具分别对每个模块进行电源分析，模块的时钟端口与插入延时进行抓取与分析，因此需要预先利用后端设计工具打开全芯片布局(floorplan)以进行后续处理。

本实施例中需要获取模块的vcd文件，vcd(valuechangedump)文件是一种基于ascii码的文件格式，用于记录由eda仿真工具产生的信号信息，该文件是芯片设计中的现有格式文件，故其具体格式以及获取途径在此不再详述。

本实施例中，步骤2)的步骤包括：

2.1)从芯片设计中所有模块中遍历取出一个模块作为当前模块，若遍历成功则跳转执行下一步，否则判定遍历完毕，跳转执行步骤3)；

2.2)使用当前模块的vcd文件计算当前模块的电源功耗，判断当前模块的电源功耗是否满足设计需求，若满足设计需求则抽取当前模块的rlc电源模型，跳转执行步骤2.1)；否则，对当前模块的电源进行修改，跳转执行步骤2.2)继续进行电源功耗计算及判断。

本实施例中，步骤2.2)中判断当前模块的电源功耗是否满足设计需求具体是指判断当前模块的电源功耗的静态值、动态值、峰值、均值是否满足设计需求。此外，也可以根据需要选择其中一项或多项参数，或者电源功耗的其他类型的指标来作为判断基准。毫无疑问，本实施例提取超大规模集成电路芯片电源模型参数的方法的实施例不依赖于特定判断基准。

本实施例中，抽取当前模块的rlc电源模型具体是指所述抽取当前模块的电阻参数r、电感参数l、电容参数c的寄生参数和电流模型，生成带有电阻参数r、电感参数l、电容参数c的电源模型作为rlc电源模型。

本实施例中，步骤3)的步骤包括：

3.1)获得顶层网表中的信息统计出各个模块的数量；

3.2)根据模块的数量对模块的电源模型进行多次实例化；

3.3)将所有实例化的电源模型按照rlc的电路模型原理进行串联。

本实施例步骤3)将每个模块的rlc电源模型合并成全芯片的spice网表(电源模型拓扑结构)如图4所示，其中spicemodel1～spicemodel32分别是指模块1～模块32的rlc电源模型，将所有实例化的电源模型按照rlc的电路模型原理进行串联到spicemodeltop(顶层网表中)即可构成全芯片的spice网表(电源模型拓扑结构)。

本实施例步骤4)中基于静态分析所有模块的插入时钟延时的步骤包括：

4.1)获得所有模块的主时钟端口以及在顶层中对应的网络名；

4.2)根据网络名在顶层的静态时序分析环境计算时钟网络的插入延时；

4.3)将计算出的时钟网络插入延时与模块进行对应，并进行制表得到所有模块的插入时钟延时。图2所示为本实施例中芯片设计中所有模块的时钟信号输入路径实例，图3所示为所有模块的插入时钟延时示意图，其中横坐标“time”为时间，纵坐标“block_clock”为模块的时钟，block1～block32分别是指模块1～模块32的时钟信号，“delay”指代模块1～模块32的插入时钟延时。

本实施例步骤5)中利用芯片级的电源模型搭建系统级的pdn网络示例如图5所示，其中vrm表示电源，电源的输出端依次连接布置有pcb模型、封装电源参数模型、片上电容和片上负载(分别以虚线作为分隔线)，共同构成了电源分配网络(powerdeliverynetworkpdn)的模型。进一步地，本实施例中利用芯片级的电源模型搭建系统级的pdn网络之后，还包括针对系统级的pdn网络通过协同优化使电源阻抗满足目标阻抗的步骤。将每个模块的插入时钟延时添加到全芯片的spice网表中，得到一个完整的全芯片电源模型参数，利用全芯片电源模型搭建系统级的pdn网络通过协同优化使电源阻抗满足目标阻抗。

综上所述，本实施例提取超大规模集成电路芯片电源模型参数的方法一方面通过模块级，规模小、收敛快等特点，实现了最快速的电源模型的抽取，解决了全芯片级电源模型由于规模过造成的无法抽取的问题；另一方面通过对模块的主时钟的插入延时进行分析统计，并对将时钟延时插入到模块级的电源模型中，解决了模块级的电源模型在同一时刻进行跳变，造成了电流峰值叠加的问题，从而提高了电源模型的准确性。

此外，本实施例还提供一种提取超大规模集成电路芯片电源模型参数的系统，包括计算机设备，该计算机设备被编程或配置以执行前述提取超大规模集成电路芯片电源模型参数的方法的步骤。

此外，本实施例还提供一种提取超大规模集成电路芯片电源模型参数的系统，包括计算机设备，该计算机设备的存储器中存储有被编程或配置以执行前述提取超大规模集成电路芯片电源模型参数的方法的计算机程序。

此外，本实施例还提供一种计算机可读存储介质，该计算机可读存储介质中存储有被编程或配置以执行前述提取超大规模集成电路芯片电源模型参数的方法的计算机程序。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可读存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。