存储器测试方法、装置、设备及存储介质与流程

1.本公开涉及半导体技术领域，具体而言，涉及一种存储器测试方法、装置、设备及可读存储介质。


背景技术：

2.随着半导体工艺尺寸不断缩小，集成电流设计的规模越来越大，高度复杂的集成电路产品正面临着高可靠性、高质量等日益严峻的挑战。动态随机存取存储器(dynamic random access memory，dram))是与中央处理器(central processing unit，cpu)直接交换数据的内部存储器，它可以随时读写，例如低功耗双倍数据速率同步动态随机存取存储器(low power double data rate sdram，lpddr)常常用于手机、平板电脑等一些手持的设备中的片上系统(system-on-a-chip，soc)，所以对lpddr等存储器的系统级的压力测试就显得十分重要。
3.相关技术中通过在操作系统上运行测试软件对存储器进行访问测试，但测试时存储器访问的负载度较低，压力测试的效果较差。
4.如上所述，如何提高存储器压力测试的负载度成为亟待解决的问题。
5.在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

6.本公开的目的在于提供一种存储器测试、装置、设备及可读存储介质，至少在一定程度上提高存储器压力测试的负载度。
7.本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
8.根据本公开的一方面，提供一种存储器测试方法，包括：获取待测试存储器的中央处理器可访问空间；获取所述待测试存储器的图形处理器可访问空间；驱动所述中央处理器基于所述中央处理器可访问空间运行测试程序，以通过待测试存储器总线访问所述待测试存储器，其中，所述中央处理器运行所述测试程序时控制所述图形处理器基于所述图形处理器可访问空间通过所述待测试存储器总线访问所述待测试存储器。
9.根据本公开的一实施例，所述中央处理器运行所述测试程序时控制所述图形处理器基于所述图形处理器可访问空间通过所述待测试存储器总线访问所述待测试存储器包括：所述中央处理器与所述图形处理器串行通过所述待测试存储器总线访问所述待测试存储器。
10.根据本公开的一实施例，所述待测试存储器总线为包括预定传输通道的高级可扩展接口协议总线；所述中央处理器与所述图形处理器串行通过所述待测试存储器总线访问所述待测试存储器包括：所述中央处理器与所述图形处理器根据所述测试程序串行通过所述预定传输通道访问所述待测试存储器。
11.根据本公开的一实施例，所述中央处理器运行所述测试程序时控制所述图形处理器基于所述图形处理器可访问空间通过所述待测试存储器总线访问所述待测试存储器包括：所述中央处理器基于开放式编程语言控制所述图形处理器根据所述测试程序以预定访问方式访问所述待测试存储器。
12.根据本公开的一实施例，所述中央处理器运行所述测试程序时控制所述图形处理器基于所述图形处理器可访问空间通过所述待测试存储器总线访问所述待测试存储器包括：所述中央处理器通过开放式图形程序接口控制所述图形处理器根据所述测试程序以预定访问方式访问所述待测试存储器。
13.根据本公开的一实施例，所述待测试存储器为低功耗内部存储器；所述通过待测试存储器总线访问所述待测试存储器包括：所述中央处理器通过所述待测试存储器总线经由内存控制器访问所述低功耗内部存储器；所述中央处理器运行所述测试程序时控制所述图形处理器基于所述图形处理器可访问空间通过所述待测试存储器总线访问所述待测试存储器包括：所述图形处理器通过所述待测试存储器总线经由所述内存控制器访问所述低功耗内部存储器。
14.根据本公开的再一方面，提供一种存储器测试系统，包括中央处理器和图形处理器，其中：所述中央处理器，用于基于分配的中央处理器可访问容量运行测试程序以访问待测试存储器，其中，所述中央处理器运行所述测试程序时控制所述图形处理器基于分配的图形处理器可访问容量访问所述待测试存储器；所述图形处理器，用于基于所述图形处理器可访问容量访问所述待测试存储器。
15.根据本公开的再一方面，提供一种存储器测试装置，包括：测试准备模块，用于获取待测试存储器的中央处理器可访问空间；获取所述待测试存储器的图形处理器可访问空间；测试运行模块，用于驱动所述中央处理器基于所述中央处理器可访问空间运行测试程序，以通过待测试存储器总线访问所述待测试存储器，其中，所述中央处理器运行所述测试程序时控制所述图形处理器基于所述图形处理器可访问空间通过所述待测试存储器总线访问所述待测试存储器。
16.根据本公开的再一方面，提供一种设备，包括：存储器、处理器及存储在所述存储器中并可在所述处理器中运行的可执行指令，所述处理器执行所述可执行指令时实现如上述任一种方法。
17.根据本公开的再一方面，提供一种计算机可读存储介质，其上存储有计算机可执行指令，所述可执行指令被处理器执行时实现如上述任一种方法。
18.本公开的实施例提供的存储器测试方法，通过驱动中央处理器基于中央处理器可访问空间运行测试程序通过待测试存储器总线访问所述待测试存储器，中央处理器运行测试程序时控制图形处理器基于图形处理器可访问空间通过该待测试存储器总线访问待测试存储器，从而可实现对存储器进行访问负载度较高的压力测试，增强存储器测试的效果。
19.应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。
附图说明
20.通过参照附图详细描述其示例实施例，本公开的上述和其它目标、特征及优点将
变得更加显而易见。
21.图1示出本公开实施例中一种系统结构的示意图。
22.图2示出本公开实施例中一种存储器测试方法的流程图。
23.图3示出本公开实施例中另一种存储器测试方法的流程图。
24.图4根据图1至图3示出的一种存储器测试流程图。
25.图5根据一示例性实施例示出的一种存储器测试实现平台架构图。
26.图6是根据一示例性实施例示出的一种存储器测试装置的框图。
27.图7示出本公开实施例中一种电子设备的结构示意图。
具体实施方式
28.现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
29.此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现或者操作以避免喧宾夺主而使得本公开的各方面变得模糊。
30.此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。符号“/”一般表示前后关联对象是一种“或”的关系。
31.在本公开中，除非另有明确的规定和限定，“连接”等术语应做广义理解，例如，可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
32.相关技术中在系统段对lpddr的测试可分成三个层面，第一个层面是在soc上的内存控制器中包括的内存内建自我测试(memory build-in self test，mbist)的模块，mbist能够对内存做一些状态级测试，是对dram的测试是soc本身固化的，可配置性比较差。第二个层面是通用操作系统装载器(universal boot loader，uboot)层面，在这个层面的测试软件的可扩展性较好，可以测试的全部的存储器阵列空间，但是这样的测试一般需要soc的原厂支持以及soc厂商的开发度，而且由于运行在soc上，其处理速度受限于soc的静态随机存取存储器(static random-access memory，sram)的大小。第三个层面是在android(安卓)/linux系统基类(base)的测试，这个层面的测试更接近用户的适用方式，测试软件的可扩展性和多样性非常好，但无法覆盖整个内存空间，因为android/linux系统本身就需要占用一大部分的内存空间。
33.相关android/linux base的压力测试有两种，一种就是在android本地(native)
层做测试，另一种是采用如3dmark的图像软件做测试。这两种软件测试方法都存在一定的缺陷，native层的测试的输入输出(io)访问无法做到满载，而3dmark软件本身是用来对图形处理器(graphics processing unit，gpu)做测试的，而不是用于对内存进行测试，因此没有实现相关的存储器测试算法，并且内存io访问同样无法做到满载。
34.因此，本公开提供了一种存储器测试方法，通过驱动中央处理器基于中央处理器可访问空间运行测试程序通过待测试存储器总线访问所述待测试存储器，中央处理器运行测试程序时控制图形处理器基于图形处理器可访问空间通过该待测试存储器总线访问待测试存储器，从而可实现对存储器进行访问负载度较高的压力测试，增强存储器测试的效果。
35.图1示出了可以应用本公开的存储器测试方法或存储器测试装置的示例性系统架构10。
36.如图1所示，系统架构10可以包括中央处理器(cpu)102和图形处理器(gpu)104，还可包括存储器总线106和存储器控制器108。下面对系统架构10的各个部分进行说明。
37.中央处理器102，可用于基于分配的中央处理器可访问容量运行测试程序以访问待测试存储器，其中，中央处理器运行测试程序时控制图形处理器基于分配的图形处理器可访问容量访问待测试存储器。通过cpu进行存储器(如内存)测试方法是采用直接访问存储器的方式进行的测试，整个测试程序可直接运行在cpu上。cpu可通过通过开放式图形程序(open graphics library，opengl)或开放式编程语言(open computing language，opencl)的通用接口去操作gpu，cpu运行的测试代码使用这种通用接口去控制gpu访问内存，将cpu的内存测试模式(pattern)转化成为gpu的图像处理逻辑，使gpu的测试pattern和cpu保持一致。
38.在一些实施例中，例如，cpu测试的项目可分成三个方面，第一个方面是阵列(array)方面的测试，第二个方面是io上的测试，第三个方面是状态切换的测试。阵列的测试主要是针对array是否存在一些硬件错误(hard fail)，例如检测是否发生字节跳变(bit flip)等。io方面的测试可分为两种，第一种是命令模式(command line)的压力测试，例如检测是否发生输入输出地址跳变等；第二种是数据总线模式(dq bus line)的压力测试，例如检测是否发生发送数据跳变等等。dq bus line的测试是主要的压力测试的项目。状态切换测试可分为两种测试项目，第一种是切换等待(suspend)测试，第二种是重新启动(reboot)测试。
39.图形处理器104，可用于基于图形处理器可访问容量访问待测试存储器。gpu内存测试方式是一种间接的测试方式，gpu本身不会去直接运行测试的代码，测试代码是运行在cpu上的，通过cpu的运行给gpu做图像处理的指令，gpu就会去去访问内存去做相关的操作。
40.存储器总线106，中央处理器102通过待测试存储器总线106经由内存控制器访问低功耗内部存储器；图形处理器104通过待测试存储器总线106经由内存控制器访问低功耗内部存储器。无论是gpu还是cpu单独去访问内存，都存在总线分配的问题，即会为对方预留一部分，无法把存储器总线106占满。gpu和cpu联合测试方式可使对内存测试的压力达到最大值。
41.存储器控制器108，存储器控制器108例如可为内存控制器，用于cpu和/或gpu与待测试内存之间的数据交换，可通过其获取其控制的内存的最大内存容量、内存类型和速度、
数据宽度等。对不同代、型号的ddr内存可采用通用的内存控制器，例如，待测试存储器为低功耗内部存储器(lpddr)时，可采用增强型通用ddr内存控制器。
42.图2是根据一示例性实施例示出的一种存储器测试方法的流程图。如图2所示的方法例如可以应用于上述系统10。
43.参考图2，本公开实施例提供的方法20可以包括以下步骤。
44.在步骤s202中，获取待测试存储器的中央处理器可访问空间。存储器可包括内部存储器和外部存储器，内部存储器可包括寄存器、高速缓冲存储器和主存储器(通常称其为内存)，外部存储器可包括硬盘、软盘、光盘等等。内部存储器的容量小、速度快，通常用于暂时存放当前正在执行的数据和程序；外部存储器的容量大、速度慢，通常用于长期或永久存放数据和程序。本技术中的测试方法可用于各种存储器，在此不作限制。
45.在步骤s204中，获取待测试存储器的图形处理器可访问空间。
46.在一些实施例中，例如，当待测试存储器为内存时，在运行测试程序前，可获取内存信息，如可通过的地址、数据量、速率等等，分别为cpu和gpu分配内存，分别设置cpu和gpu可访问获取待测试存储器的容量和地址。可根据待测试存储器的容量获得cpu可访问容量，根据待测试存储器的容量获得gpu可访问容量，并可分别分配了对应的内存的地址。
47.在步骤s206中，驱动中央处理器基于中央处理器可访问空间运行测试程序，以通过待测试存储器总线访问待测试存储器，其中，中央处理器运行测试程序时控制图形处理器基于图形处理器可访问空间通过待测试存储器总线访问待测试存储器。可通过转换接口将cpu的地址访问方式转换为gpu的dma(direct memory access，直接内存访问)映射的大块地址访问方式，以实现测试逻辑的转换。
48.在一些实施例中，例如，中央处理器基于开放式编程语言控制图形处理器根据测试程序以预定访问方式访问待测试存储器。cpu可基于opencl控制gpu根据测试程序以预定访问方式访问待测试存储器。opencl是一个异构并行计算平台编写程序的工作标准，可将异构计算映射到cpu、gpu、fpga(field programmable gate array，现场可编程门阵列)等计算设备。opencl提供了底层硬件结构的抽象模型，可提供一个通用的开发应用程序接口。可通过opencl编写在gpu上运行的通用计算程序，而无需将其算法映射到opengl或directx等3d图形的应用程序接口上。
49.在另一些实施例中，例如，中央处理器通过开放式图形程序接口cpu可通过opengl接口控制gpu根据测试程序以预定访问方式访问待测试存储器。opengl是一种图形应用程序编程接口，包括可以对图像硬件设备如gpu等进行访问的软件库，可以在多种不同的图形硬件系统上，完全通过软件的方式实现opengl的接口。gpu的硬件开发商需要提供满足opengl规范的实现，这些实现通常被称为“驱动”，用于将opengl定义的应用程序接口命令翻译为gpu指令。
50.根据本公开实施例提供的方法，通过使用cpu和gpu同时访问内存进行压力测试的方式，尽可能充分占用待测试存储器的总线，从而可实现对存储器进行访问负载度较高的压力测试，增强存储器测试的效果。
51.图3是根据一示例性实施例示出的另一种存储器测试方法的流程图。如图3所示的方法例如可以应用于上述系统10。
52.参考图3，本公开实施例提供的方法30可以包括以下步骤。
53.在步骤s302中，获取待测试存储器的中央处理器可访问空间。
54.在步骤s304中，获取待测试存储器的图形处理器可访问空间。
55.步骤s302和s304的一些具体实施方式可参照步骤s202和s204，此处不再赘述。
56.在步骤s306中，驱动中央处理器基于中央处理器可访问空间运行测试程序，以通过待测试存储器总线访问待测试存储器，其中，中央处理器运行测试程序时控制图形处理器基于图形处理器可访问空间通过待测试存储器总线访问待测试存储器，中央处理器与图形处理器串行通过待测试存储器总线访问待测试存储器。待测试存储器总线可为包括预定传输通道的高级可扩展接口协议总线，中央处理器与图形处理器根据测试程序串行通过预定传输通道访问待测试存储器。
57.在一些实施例中，例如，高级可扩展接口协议(advanced extensible interface，axi)总线包括5个独立的传输通道，即读地址通道、读数据通道、写地址通道、写数据通道和写回复通道。cpu、gpu通过axi总线访问如lpddr等内存时，通过串行的方式进行访问，即在一个传输通道上的按照时序依次进行传输。在内存芯片进行固件配置时，可能会为cpu、gpu各自预留一部分，即如果通过cpu或gpu分别访问内存进行测试，会剩余一部分总线未被占用。通过cpu、gpu同时给各自的内存空间发读写以同时访问内存的方式，可将axi总线时钟占满，以使对内存的io测试最大化。
58.根据本公开实施例提供的方法，通过使用cpu和gpu同时访问内存进行压力测试的方式，将待测试存储器的总线尽可能占满，从而可实现对存储器压力测试最大化，增强存储器测试的效果。
59.图4是根据图1至图3示出的一种存储器测试流程图。如图4所示，流程开始后(s402)，首先获取存储器的相关信息(s404)，然后根据存储器信息为cpu分配内存空间(s406)，并为gpu分配内存空间(s408)；内存分配完成后，触发cpu和gpu的联合测试(s410)，然后检查测试结果(s412)，测试结果表示测试完成后，进行下一个存储器的测试(s414)，返回s402步骤。
60.图5是根据一示例性实施例示出的一种存储器测试实现平台架构图。如图5所示，以android base为例，可使用android应用程序(application,app)去调用本地(native)层的驱动的方式去实现内存测试。。整体实现分成了三个部分，第一个部分是android的应用层的主控应用程序502，这个部分是整个测试的总控的地方。第二部分是实现gpu的测试程序的转换，gpu测试转换508将cpu的测试模式使用opencl接口510转化成gpu的操作流程。第三部分是cpu测试引擎506运行cpu本身的测试程序，由于第二部分和第三分都在android的native层，这两部分都需要外部接口给到第一部分的主控去调用，主控应用程序502通过相关的应用程序接口去控制第二和第三个部分去做相关的操作。native层还可包括配置文件504、记录引擎512等，由于调试和测试结果保留需要，测试需要保存测试的记录(log)，可通过记录引擎512将log保留在android的/data文件中。
61.图5中的实现需要有android的根用户(root)权限才可以实现，并打开开发者模式。
62.如图5所示，以linux base为例，可以直接使用linux app去访问虚拟地址空间，采用内核层的linux页面映射516的页面锁(page lock)的方式去测试，也可以使用app去调用内核层的linux底层驱动(kernel mode drive)514去完成对内存的测试。
63.图6是根据一示例性实施例示出的一种存储器测试装置的框图。如图6所示的装置例如可以应用于中上述系统10。
64.参考图6，本公开实施例提供的装置60可以包括测试准备模块602和测试运行模块604。
65.测试准备模块602可用于获取待测试存储器的中央处理器可访问空间；获取待测试存储器的图形处理器可访问空间。
66.测试运行模块604可用于驱动中央处理器基于中央处理器可访问空间运行测试程序，以通过待测试存储器总线访问待测试存储器，其中，中央处理器运行测试程序时控制图形处理器基于图形处理器可访问空间通过待测试存储器总线访问待测试存储器。
67.测试运行模块604还可用于驱动中央处理器与图形处理器串行通过待测试存储器总线访问待测试存储器。待测试存储器总线为包括预定传输通道的高级可扩展接口协议总线。
68.测试运行模块604还可用于驱动中央处理器与图形处理器根据测试程序串行通过预定传输通道访问待测试存储器。
69.测试运行模块604还可用于驱动中央处理器基于开放式编程语言控制图形处理器根据测试程序以预定访问方式访问待测试存储器。
70.测试运行模块604还可用于中央处理器通过开放式图形程序接口控制图形处理器根据测试程序以预定访问方式访问待测试存储器。
71.待测试存储器为低功耗内部存储器。
72.测试运行模块604还可用于驱动中央处理器通过待测试存储器总线经由内存控制器访问低功耗内部存储器；中央处理器运行测试程序时控制图形处理器通过待测试存储器总线经由内存控制器访问低功耗内部存储器。
73.本公开实施例提供的装置中的各个模块的具体实现可以参照上述方法中的内容，此处不再赘述。
74.图7示出本公开实施例中一种电子设备的结构示意图。需要说明的是，图7示出的设备仅以计算机系统为示例，不应对本公开实施例的功能和使用范围带来任何限制。
75.如图7所示，设备700包括中央处理器(cpu)701，其可以根据存储在只读存储器(rom)702中的程序或者从存储部分708加载到随机访问存储器(ram)703中的程序而执行各种适当的动作和处理，例如可执行测试程序以对连接的lpddr进行测试。还可包括图形处理器(gpu)712，cpu 701可控制gpu对所连接的存储器进行测试。在ram 703中，还存储有设备700操作所需的各种程序和数据。cpu 701、rom 702以及ram 703通过总线704彼此相连。输入/输出(i/o)接口705也连接至总线704。cpu 701、rom 702、ram 703、i/o 705和gpu 712等可根据需要集成在soc上。
76.以下部件连接至i/o接口705：包括键盘、鼠标等的输入部分706；包括诸如阴极射线管(crt)、液晶显示器(lcd)等以及扬声器等的输出部分707；包括硬盘等的存储部分708；以及包括诸如lan卡、调制解调器等的网络接口卡的通信部分709。通信部分709经由诸如因特网的网络执行通信处理。驱动器710也根据需要连接至i/o接口705。可拆卸介质711，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器710上，以便于从其上读出的计算机程序根据需要被安装入存储部分708。
77.特别地，根据本公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分709从网络上被下载和安装，和/或从可拆卸介质711被安装。在该计算机程序被中央处理器(cpu)701执行时，执行本公开的系统中限定的上述功能。
78.需要说明的是，本公开所示的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、rf等等，或者上述的任意合适的组合。
79.附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
80.描述于本公开实施例中所涉及到的模块可以通过软件的方式实现，也可以通过硬件的方式来实现。所描述的模块也可以设置在处理器中，例如，可以描述为：一种处理器包括测试准备模块和测试运行模块。其中，这些模块的名称在某种情况下并不构成对该模块本身的限定，例如，测试准备模块还可以被描述为“向所连接的终端获取存储器分配参数的模块”。
81.作为另一方面，本公开还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的设备中所包含的；也可以是单独存在，而未装配入该设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被一个该设备执行时，使得该设备包括：获取待测试存储器的中央处理器可访问空间；获取待测试存储器的图形处
理器可访问空间；驱动中央处理器基于中央处理器可访问空间运行测试程序，以通过待测试存储器总线访问待测试存储器，其中，中央处理器运行测试程序时控制图形处理器基于图形处理器可访问空间通过待测试存储器总线访问待测试存储器。
82.以上具体地示出和描述了本公开的示例性实施例。应可理解的是，本公开不限于这里描述的详细结构、设置方式或实现方法；相反，本公开意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。