逻辑代码的验证方法、验证装置以及存储介质与流程

[0001]
本公开的实施例涉及一种逻辑代码的验证方法、验证装置以及存储介质。


背景技术：

[0002]
在集成电路的设计中，需要用硬件描述语言将硬件电路形成为逻辑代码，使用验证工具对逻辑代码进行仿真验证后再通过综合工具将逻辑代码转换为门级电路网表，然后再使用自动布局布线工具将网表转换为要实现的具体电路布线结构。随着集成电路技术的不断发展，芯片的规模和复杂度在不断提升，验证时间也越来越长，如何提高验证效率、缩短验证时长是本领域关注的问题。


技术实现要素：

[0003]
本公开至少一实施例提供一种逻辑代码的验证方法，所述逻辑代码包括m个逻辑模块，所述验证方法包括：对所述m个逻辑模块进行第一仿真得到仿真分析结果；根据所述仿真分析结果，在所述m个逻辑模块中选择符合预设条件的n个逻辑模块，并将所述n个逻辑模块分别分配给n个处理器进行第二仿真，其中，m、n均为正整数并且m大于n。
[0004]
在一些示例中，所述预设条件包括：所述n个逻辑模块中的每个所消耗的仿真时间在所述逻辑代码的总仿真时间的占比大于预设占比值。
[0005]
在一些示例中，所述预设条件还包括：所述n个逻辑模块位于同一层级。
[0006]
在一些示例中，对所述m个逻辑模块进行第一仿真得到仿真分析结果包括：通过验证平台对所述逻辑代码进行所述第一仿真，当所述第一仿真通过时生成所述仿真分析结果。
[0007]
在一些示例中，所述验证平台包括驱动组件、预期组件、检测组件和比对组件；通过所述验证平台对所述逻辑代码进行所述第一仿真包括：通过所述驱动组件分别将测试用例输入到所述预期组件和所述逻辑代码中，通过所述检测组件检测所述逻辑代码的输出信号并将所述输出信号输入至所述比对组件，以及通过所述比对组件将所述逻辑代码的输出信号与所述预期组件的输出进行比对分析所述逻辑代码的输出信号是否正确，当所述逻辑代码的输出信号正确时所述第一仿真通过。
[0008]
在一些示例中，所述第一仿真包括初步仿真和深度仿真，当所述深度仿真通过时生成所述仿真分析结果。
[0009]
在一些示例中，根据所述仿真分析结果，在所述m个逻辑模块中选择符合预设条件的n个逻辑模块，并将所述n个逻辑模块分别分配给n个处理器进行第二仿真，包括：根据所述仿真分析结果和所述预设条件生成配置文件，其中，所述配置文件示出了所述n个逻辑模块的信息；根据所述配置文件将所述n个逻辑模块分别分配给所述n个处理器进行所述第二仿真。
[0010]
在一些示例中，根据所述仿真分析结果和所述预设条件生成配置文件包括：根据所述预设条件对所述仿真分析结果进行可行性分析，当所述可行性分析的结果表明可行时
根据所述仿真分析结果生成配置文件。
[0011]
在一些示例中，所述验证方法还包括：当所述第二仿真所消耗的仿真时间超过预设值时，修改所述配置文件，并根据修改后的配置文件对所述逻辑代码进行第三仿真。
[0012]
本公开至少一实施例还提供一种逻辑代码的验证装置，适用上述验证方法，包括所述n个处理器和存储器。所述存储器中存储有计算机可执行代码，所述计算机可执行代码当由所述处理器运行时，执行上述验证方法。
[0013]
本公开至少一实施例还提供一种计算机可读存储介质，其上存储有计算机可执行代码，所述计算机可执行代码在被处理器执行时，使得所述处理器执行上述验证方法。
[0014]
本公开至少一实施例还提供一种逻辑代码的验证装置，所述逻辑代码包括m个逻辑模块，所述验证装置包括仿真分析单元以及选择和分配单元。所述仿真分析单元配置为对所述m个逻辑模块进行第一仿真得到仿真分析结果；所述选择和分配单元配置为根据所述仿真分析结果，在所述m个逻辑模块中选择符合预设条件的n个逻辑模块，并将所述n个逻辑模块分别分配给n个处理器进行第二仿真，其中，m、n均为正整数并且m大于n。
[0015]
在一些示例中，所述选择和分配单元包括配置文件生成单元和分配单元，所述配置文件生成单元配置为根据所述仿真分析结果和所述预设条件生成配置文件，所述配置文件示出了所述n个逻辑模块的信息；所述分配单元配置为根据所述配置文件将所述n个逻辑模块分别分配给所述n个处理器进行所述第二仿真。
[0016]
在一些示例中，所述配置文件生成单元包括可行性分析单元，所述可行性分析单元配置为根据所述预设条件对所述仿真分析结果进行可行性分析，以及当所述可行性分析的结果表明可行时根据所述仿真分析结果生成所述配置文件。
附图说明
[0017]
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
[0018]
图1a为一种逻辑代码的验证环境示意图；
[0019]
图1b为一种验证平台的框图；
[0020]
图1c为一种验证方法的流程示意图；
[0021]
图2a为本公开至少一实施例提供的一种验证方法的步骤图；
[0022]
图2b为本公开至少一实施例提供的一种验证方法中处理器的分配示意图；
[0023]
图3a为本公开至少一实施例提供的验证方法的流程示意图；
[0024]
图3b为本公开另一实施例提供的验证方法的流程示意图；
[0025]
图4为本公开至少一实施例提供的一种验证装置的结构示意图；
[0026]
图5为本公开至少一实施例提供的一种存储介质的示意图；
[0027]
图6a为本公开另一些实施例提供的验证装置的示意图；以及
[0028]
图6b为本公开至少一实施例提供的选择和分配单元的示意图。
具体实施方式
[0029]
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公
开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
[0030]
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
[0031]
随着设计规模的不断增加，验证难度越来越大。这种难度的增加体现在几个方面。然而，一个关键点是验证时间越来越长。这里的验证时间主要是指厂商验证工具(比如synopsys的vcs和cadence的ncsim)的模拟时间。
[0032]
验证工程师编写测试用例(test case)，并利用测试用例对逻辑代码进行验证。图1a为一种逻辑代码的验证环境示意图。
[0033]
如图1a所示，例如，验证平台是使用systemverilog(sv)语言搭建的，测试用例是在c域(使用c语言或c++语言)编写的，为了方便交互，在验证平台中定义直接编程接口(direct programming interface,dpi)函数，事务(transaction)，例如测试激励，从c域传递到验证平台，然后解释为对应于特定总线接口的总线事务。最后，通过将总线事务驱动到设计接口上来触发设计行为。
[0034]
图1b为一种验证平台的框图，图1c示出了一种逻辑代码的验证方法的流程图。结合参考图1b和图1c，验证平台包括驱动组件(driver)、预期组件(reference model)、检测组件(monitor)和比对组件(scoreboard)。驱动组件用于分别向预期组件和逻辑代码(例如也称作dut(design under test))中输入激励(例如测试用例)，检测组件用于检测该逻辑代码的输出信号并将所述输出信号输入至所述比对组件，比对组件用于将逻辑代码的输出信号与预期组件的输出进行比对分析该逻辑代码的输出信号是否正确，从而判断逻辑代码的行为是否与预期相符合，当逻辑代码的输出信号正确时表明仿真通过，当逻辑代码的输出信号不正确时则需要对逻辑代码进行调试，直至仿真通过。
[0035]
如图1a所示，描述实际电路的逻辑代码通常包括多个逻辑模块，如sub_a、sub_b、sub_c、sub_d和sub_e等，每个逻辑模块代表硬件电路上的逻辑实体，并实现特定的功能。模块之间是分层级(hierarchy)的，高层级的模块通过调用、连接低层级的模块的实例来实现复杂的功能。在当前的验证工具或验证平台中，多个逻辑模块都是分配在同一个处理器中进行验证。测试用例的数量可以超过数百或数千个，每个测试用例可能需要几个小时，甚至一天以上的时间来仿真。如此长的仿真时间已经成为提高验证效率的瓶颈。
[0036]
一种验证方法是在同一个处理器(如cpu)中将多个逻辑模块创建多个线程(thread)，在资源充足(如内存充足)的情况下，多个线程可以并行执行以提高运行效率。然而，仿真过程中所涉及的线程数量庞大，例如一个简单的测试用例就可能需要创建几千个线程，一个处理器中的资源非常有限，因此无法实现有效的并行运算。
[0037]
本公开至少一实施例提供一种逻辑代码的验证方法，在逻辑代码中选出符合预设条件的多个逻辑模块分配至多个处理器进行并行仿真，有效利用了处理器资源，并缩短了验证时间。
[0038]
例如，该预设条件可以使得被选择的多个逻辑模块之间有较高的独立性，可以通过不同处理器上并行仿真并且节省仿真时间。
[0039]
图2a为本公开至少一实施例提供的一种逻辑代码的验证方法的步骤图。该逻辑代码包括m个逻辑模块，如图2a所示，该验证方法包括以下步骤s101和步骤s102。
[0040]
步骤s101：对该m个逻辑模块进行第一仿真得到仿真分析结果(profiling result)。
[0041]
例如，该仿真分析结果包括各逻辑模块所消耗的验证时间和层级信息，可以为后续的逻辑模块的筛选步骤提供依据。
[0042]
以图1a所示逻辑代码为例，如图1a所示，该逻辑代码共包括14个逻辑模块：sub_a、sub_b、sub_c、sub_d和sub_e以及a1-a3、b1-b3、c1-c3。逻辑模块sub_a、sub_b、sub_c、sub_d和sub_e位于同一层级，均实例化在顶层设计模块中。逻辑模块a1-a3、b1-b3、c1-c3位于同一层级，其中，a1-a3实例化在逻辑模块sub_a中，b1-b3实例化在逻辑模块sub_b中，c1-c3实例化在逻辑模块sub_c中。逻辑模块a1-a3、b1-b3、c1-c3的层级较sub_a、sub_b、sub_c、sub_d和sub_e的层级更低。逻辑模块的层级越高，仿真时间越长。
[0043]
表1仅示出了逻辑模块sub_a、sub_b、sub_c的部分仿真信息。从表1可以看出，逻辑模块sub_a、sub_b、sub_c分别消耗的仿真时间占总仿真时间的比值(％totaltime)，逻辑模块sub_a、sub_b、sub_c均实例化在顶层设计(simulation top，tb)模块中因而位于同一层级。
[0044]
表1
[0045]
instance％totaltimemodule/program/architecturesourcetb.design_top.sub_a15.52sub_asub_a.vtb.design_top.sub_b16.22sub_bsub_b.vtb.design_top.sub_c17.74sub_csub_c.v
[0046]
例如，对所述m个逻辑模块进行第一仿真得到仿真分析结果包括：通过验证平台对所述逻辑代码进行所述第一仿真，当所述第一仿真通过时得到所述仿真分析结果。
[0047]
例如，该第一仿真的过程可以参考关于图1c的描述，例如包括：利用仿真工具(如synopsys的vcs和cadence的ncsim)将待测试的逻辑代码集成至验证平台中，通过该验证平台的驱动组件分别将测试用例输入到验证平台的预期组件和该逻辑代码中，通过验证平台的检测组件检测该逻辑代码的输出信号并将该输出信号输入至验证平台的比对组件，以及通过该比对组件将该逻辑代码的输出信号与该预期组件的输出进行比对分析该逻辑代码的输出信号是否正确，当该逻辑代码的输出信号正确时该第一仿真通过。
[0048]
在另一些示例中，该第一仿真可以包括初步仿真和深度仿真。例如，该初步仿真可以用于验证逻辑代码在逻辑结构上是否存在问题，而不需要具体的仿真分析结果，当初步仿真通过后，可以再进行深度仿真从而得到该仿真分析结果，当该深度仿真通过时得到所述仿真分析结果。由于生成仿真分析结果需要较长的时间，并且只有在逻辑代码结构正确的前提下该仿真分析结果才具有参考性，因此可以先通过初步仿真确保逻辑代码的结构正确然后再进行深度仿真生成该仿真分析结果，这样可以节省仿真时间。该初步仿真和深度仿真的大致过程分别可以参考关于图1c及第一仿真过程的描述。
[0049]
步骤s102：根据该仿真分析结果，在该m个逻辑模块中选择符合预设条件的n个逻
辑模块，并将该n个逻辑模块分别分配给n个处理器进行第二仿真，m、n均为正整数并且m大于n。
[0050]
例如，该预设条件包括该n个逻辑模块中的每个所消耗的仿真时间在所述逻辑代码的总仿真时间的占比大于预设占比值。例如该预设占比值大于或等于10％，例如为15％。这样当选择该n个逻辑模块并行仿真时可以有效起到缩短仿真时间的作用。
[0051]
例如，该预设条件还包括：该n个逻辑模块位于同一层级。这种设置是为了提高该n个逻辑模块的独立性，从而可以有效缩短仿真时间。位于同一层级的逻辑模块之间不存在彼此实例化的关系，从而提高了逻辑模块的逻辑功能彼此独立的概率。当逻辑模块之间逻辑功能不独立时，如图1a中的逻辑模块sub_a和sub_e，sub_a的输出作为sub_e的输入，也即sub_e需要等待sub_a的仿真结果才能运行，因此不利于缩短仿真时间。
[0052]
例如，该n个处理器分别对该n个逻辑模块进行并行仿真，该n个逻辑模块所消耗的总仿真时间为该n个逻辑模块中仿真时间最长的逻辑模块的仿真时间。
[0053]
例如，该预设条件还包括：该逻辑代码是在sv域中而不是c域中编写的。例如，该逻辑代码是用verilog或者systemverilog编写的，而不包括c或c++代码。这是为了避免出现仿真工具不支持而导致仿真分析结果出错。
[0054]
例如，该预设条件还包括对于数值n的限定，例如n小于当前可以使用的处理器的数量。
[0055]
例如，根据该仿真分析结果，在该m个逻辑模块中选择符合预设条件的n个逻辑模块，并将该n个逻辑模块分别分配给n个处理器进行第二仿真，包括：根据该仿真分析结果生成配置文件(configuration file)，其中，该配置文件包括分配信息，示出了被选择的n个逻辑模块的信息；根据该配置文件将该n个逻辑模块分别分配给n个处理器进行第二仿真。
[0056]
例如，该配置文件示出选出的n个逻辑模块的信息如下所示：
[0057]
partition{tb.design_top.sub_a(sub_a)}；
[0058]
partition{tb.design_top.sub_b(sub_b)}；
[0059]
partition{tb.design_top.sub_c(sub_c)}；
[0060]
从该配置文件可以看出根据上述预设条件选出了满足该预设条件的三个逻辑模块sub_a、sub_b和sub_c。
[0061]
例如，根据该仿真分析结果生成配置文件包括：根据该预设条件对该仿真分析结果进行可行性分析，当该可行性分析的结果表明可行时根据所述仿真分析结果生成配置文件。
[0062]
例如，可以从该仿真分析结果中提取各逻辑模块所消耗的仿真时长占比以及层级信息并存储到数据库中，然后从数据库中读取这些信息并根据该预设条件进行可行性分析并生成该配置文件。
[0063]
然后将该配置文件导入到验证平台中，并根据该配置文件将该三个逻辑模块分别分配至三个处理器进行并行仿真运算。例如，还需要另外一个处理器对主线程(master thread)，也即对余下的(m-n)个逻辑模块进行仿真。图2b示出了该逻辑代码在处理器上的分配情形。例如，验证装置包括n+1个处理器，其中n个处理器分别用于仿真该逻辑代码中符合预设条件的n个逻辑模块，第n+1个处理器用于仿真该逻辑代码中除该逻辑模块之外的m-n个逻辑模块。
[0064]
表2示出了采用本公开至少一实施例提供的验证方法以及采用传统验证方法对逻辑代码进行仿真的仿真分析数据。
[0065]
表2
[0066]
测试用例传统方法耗时改进后方法耗时提升率test_a10.4h8.1h22％test_b7.8h5.7h27％test_c8.6h7.1h17％
[0067]
从表2可以看出，在不同的测试用例下，逻辑模块的仿真时长均缩短了15％以上，从而提高了仿真效率。
[0068]
在集成电路的设计过程中，在逻辑结构的基础上会对逻辑功能进行逐步完善优化，逻辑代码中的逻辑模块的数量会逐步增加，在此过程中需要不断对优化后的逻辑代码进行大量仿真，通过对原始逻辑代码中的n个逻辑模块进行并行仿真运算处理，可以缩短后续仿真过程(例如对后续每一次优化后的逻辑代码的仿真)的时间，提高仿真效率。
[0069]
例如，当可行性分析结果表明不可行时，可以修改预设条件，例如降低每个逻辑模块所消耗的仿真时间的预设占比值从而降低筛选门槛。
[0070]
在另一些示例中，例如，该验证方法还包括：当该第二仿真所消耗的仿真时间超过预设值时，修改该配置文件，并根据修改后的配置文件对该逻辑代码进行第三仿真。
[0071]
例如，在图1a所示的逻辑模块中，根据预设条件选择了三个逻辑模块sub_a、sub_b和sub_d分配到三个处理器中分别进行仿真，由于逻辑模块sub_a、sub_b的输出均作为逻辑模块sub_d的输入，因此sub_d需要等待sub_a和sub_b的仿真结果才能开始仿真运算，也即将逻辑模块sub_d单独分配处理器并不能有效缩短仿真时间。当分析第二仿真的仿真结果时，发现该第二仿真所消耗的仿真时间超过预设值时，可以修改配置文件中的分配信息，例如将逻辑模块sub_d替换为逻辑模块sub_c，然后将修改后的配置文件导入验证平台对逻辑代码再次进行仿真。通过对配置文件的修改，可以对验证方法进一步进行优化，从而进一步提高验证效率。
[0072]
图3a示出了本公开至少一实施例提供的一种逻辑代码的验证方法的流程示意图。以下结合图3a对该验证方法进行简要说明，具体步骤可参考对图2a的相关说明。
[0073]
如图3a所示，该验证方法包括：首先对逻辑代码进行第一仿真，包括先进行初步仿真，当初步仿真通过时对该逻辑代码进行深度仿真并生成仿真分析结果，然后根据预设条件对该仿真分析结果进行可行性分析；当结果表明可行时生成配置文件，并将从逻辑代码中选择出来的符合预设条件的n个逻辑模块分别分配给n个处理器进行第二仿真，然后分析仿真结果；当可行性分析结果表明不可行时可以直接分析仿真结果。
[0074]
在另一些示例中，如图3b所示，当可行性分析结果表明不可行时，可以修改预设条件，例如降低每个逻辑模块所消耗的仿真时间的预设占比值从而降低筛选门槛，直至可行性分析结果表明可行，并生成配置文件。
[0075]
本公开至少一实施例还提供一种验证装置，适用如上任一实施例提供的验证方法。
[0076]
图4为本公开至少一实施例提供的一种验证装置的结构示意图。该验证装置400可以是个人电脑、笔记本电脑、平板电脑、移动电话等终端设备也可以是工作站、服务器、云服
务等。需要注意的是，图4示出的该验证装置400仅仅是一个示例，其不会对本公开实施例的功能和使用范围带来任何限制。
[0077]
如图4所示，验证装置400可以包括处理装置410(例如中央处理器、图形处理器等)，其可以根据存储在只读存储器(rom)420中的程序或者从存储装置480加载到随机访问存储器(ram)430中的程序而执行各种适当的动作和处理。在ram430中，还存储有验证装置400操作所需的各种程序和数据。处理装置410、rom 420以及ram 430通过总线440彼此相连。输入/输出(i/o)接口450也连接至总线440。
[0078]
通常，以下装置可以连接至i/o接口450：包括例如触摸屏、触摸板、键盘、鼠标、摄像头、麦克风、加速度计、陀螺仪等的输入装置460；包括例如液晶显示器(lcd)、扬声器、振动器等的输出装置470；包括例如磁带、硬盘等的存储装置480；以及通信装置490。通信装置490可以允许验证装置400与其他电子设备进行无线或有线通信以交换数据。虽然图4示出了包括各种装置的验证装置400，但应理解的是，并不要求实施或具备所有示出的装置，验证装置400可以替代地实施或具备更多或更少的装置。
[0079]
例如，根据本公开的实施例，上述验证方法可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在非暂态计算机可读介质上的计算机程序，该计算机程序包括用于执行上述验证方法的程序代码。在这样的实施例中，该计算机程序可以通过通信装置490从网络上被下载和安装，或者从存储装置480安装，或者从rom420安装。在该计算机程序被处理装置410执行时，可以执行本公开实施例提供的验证方法中限定的功能。
[0080]
例如，该验证装置400还包括上述n+1个处理器，当处理装置410执行上述验证方法时，该n+1个处理器中的n个分别对逻辑代码中的n个逻辑模块进行仿真，另外一个对主线程进行仿真。例如，该处理装置可以是该n+1个处理器之一，也可以是该n个处理器以外的处理器。
[0081]
本公开至少一个实施例还提供一种存储介质，用于存储非暂时性计算机程序可执行代码(例如计算机可执行指令)，当该非暂时性计算机程序可执行代码由计算机执行时可以实现本公开任一实施例所述的验证方法；或者，当该非暂时性计算机程序可执行代码由计算机执行时可以实现本公开任一实施例所述的验证方法。
[0082]
图5为本公开一实施例提供的一种存储介质的示意图。如图5所示，存储介质700非暂时性地存储有计算机程序可执行代码701。例如，当计算机程序可执行代码701由计算机执行时可以执行根据上文所述的验证方法中的一个或多个步骤。
[0083]
例如，该存储介质700可以应用于上述验证装置400中。例如，存储介质700可以为图4所示的验证装置400中的存储器420。例如，关于存储介质700的相关说明可以参考图4所示的验证装置400中的存储器420的相应描述，此处不再赘述。
[0084]
图6a为本公开另一些实施例提供的一种逻辑代码的验证装置，适用于上述任一实施例提供的验证方法。如图6a所示，该验证装置600包括仿真分析单元610以及选择和分配单元620。该仿真分析单元610配置为对逻辑代码中的m个逻辑模块进行第一仿真得到仿真分析结果；该选择和分配单元620配置为根据该仿真分析结果，在该m个逻辑模块中选择符合预设条件的n个逻辑模块，并将该n个逻辑模块分别分配给n个处理器进行第二仿真。
[0085]
例如，该仿真分析结果包括各逻辑模块所消耗的验证时间和层级信息，可以为后
续的逻辑模块的筛选步骤提供依据。
[0086]
例如，该仿真分析单元610包括初步仿真单元和深度仿真单元。该初步仿真单元可以用于验证逻辑代码在逻辑结构上是否存在问题，而不需要具体的仿真分析结果，当初步仿真通过后，再利用深度仿真单元进行深度仿真从而得到该仿真分析结果，当该深度仿真通过时得到该仿真分析结果。由于生成仿真分析结果需要较长的时间，并且只有在逻辑代码结构正确的前提下该仿真分析结果才具有参考性，因此可以先通过初步仿真确保逻辑代码的结构正确然后再进行深度仿真生成该仿真分析结果，这样可以节省仿真时间。
[0087]
例如，如图6b所示，该选择和分配单元620包括配置文件生成单元621和分配单元622，该配置文件生成单元621配置为根据该仿真分析结果和该预设条件生成配置文件，该配置文件包括分配信息，示出了该n个逻辑模块的信息；该分配单元622配置为根据该配置文件将该n个逻辑模块分别分配给该n个处理器进行该第二仿真。
[0088]
例如，该预设条件包括该n个逻辑模块中的每个所消耗的仿真时间在所述逻辑代码的总仿真时间的占比大于预设占比值。例如该预设占比值大于或等于10％，例如为15％。这样当选择该n个逻辑模块并行仿真时可以有效起到缩短仿真时间的作用。
[0089]
例如，该预设条件还包括：该n个逻辑模块位于同一层级。这种设置是为了提高该n个逻辑模块的独立性，从而可以有效缩短仿真时间。位于同一层级的逻辑模块之间不存在彼此实例化的关系，从而提高了逻辑模块的逻辑功能彼此独立的概率。当逻辑模块之间逻辑功能不独立时，如图1a中的逻辑模块sub_a和sub_e，sub_a的输出作为sub_e的输入，也即sub_e需要等待sub_a的仿真结果才能运行，因此不利于缩短仿真时间。
[0090]
例如，该预设条件还包括：该逻辑代码是在sv域中而不是c域中编写的。例如，该逻辑代码是用verilog或者systemverilog编写的，而不包括c或c++代码。这是为了避免出现仿真工具不支持而导致仿真分析结果出错。
[0091]
例如，该预设条件还包括对于数值n的限定，例如n小于当前可以使用的处理器的数量。
[0092]
例如，该配置文件生成单元621包括可行性分析单元623，该可行性分析单元623配置为根据该预设条件对该仿真分析结果进行可行性分析，以及当该可行性分析的结果表明可行时根据该仿真分析结果生成该配置文件。
[0093]
例如，该配置文件生成单元621还包括导入单元，配置为将生成的配置文件导入验证平台，从而使得可以根据该配置文件中的分配信息对该n个逻辑模块进行第二仿真。
[0094]
例如，上述仿真分析单元610、选择和分配单元620、配置文件生成单元621和分配单元622等各单元可以为硬件、软件、固件以及它们的任意可行的组合。例如，上述各个单元可以为专用或通用的电路、芯片或装置等，也可以为处理器和存储器的结合。关于上述各个单元的具体实现形式，本公开的实施例对此不作限制。
[0095]
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。