人工智能芯片结构的制作方法

[0001]
本申请涉及5g领域，具体涉及一种人工智能芯片结构。


背景技术：

[0002]
第五代移动通信技术(英语：5th generation mobile networks或5th generation wireless systems、5th-generation，简称5g或5g技术)是最新一代蜂窝移动通信技术，也是继4g(lte-a、wimax)、3g(umts、lte)和2g(gsm)系统之后的延伸。5g的性能目标是高数据速率、减少延迟、节省能源、降低成本、提高系统容量和大规模设备连接。
[0003]
人工智能技术通过最近几年的发展，已经成为了5g手机的标配，但是现有的5g手机配置的人工智能芯片的功耗高，计算开销大，影响了用户体验度。


技术实现要素：

[0004]
本发明的目的在于提供人工智能芯片结构，该技术方案能够降低计算开销，降低功耗，提高了用户体验度。
[0005]
第一方面，提供一种人工智能芯片结构，所述人工智能芯片结构包括：人工智能芯片结构，所述人工智能芯片结构包括：主处理电路、2个多路选择开关、6组从处理电路，每组从处理电路包括：多个从处理电路以及1个转发电路，所述多路选择开关为4p6t；主处理电路的6个端口与分别与6组从处理电路的每个转发电路连接，每个转发电路分别与同组从处理电路的多个从处理电路的广播端口连接；
[0006]
主处理电路的另外8个端口与分别与2个4p6t开关的4个p端口连接，2个4p6t开关的6个t端口分别连接每组从处理电路中相邻的第一从处理电路以及第二从处理电路；从处理电路还通过两个转发端口与同组从处理电路内的相邻的其他从处理电路连接；
[0007]
主处理电路，用于接收神经网络的输入数据以及权值数据，将输入数据以及权值数据的一个确定为广播转发数据，另一个确定为循环转发数据，将广播转发数据切割成多个广播转发数据块通过6个端口分别广播至转发电路，将循环转发数据切割成α组循环转发数据块通过2个4p6t发送至第一从处理电路以及第二从处理电路；
[0008]
转发电路，用于将接收到的广播转发数据块转发给同组从处理电路内的多个从处理电路；
[0009]
4p6t，用于通过p端口接收到主处理电路发送的一组循环转发数据块时，连接一组t端口的t端口发送至第一从处理电路，通过另一p端口接收到主处理电路发送的接收到另一组循环转发数据块时，连接另一组t端口的t端口发送至第二从处理电路；
[0010]
第一从处理电路，用于接收到一组循环转发数据块时，从一组循环转发数据块中截取本地循环转发数据块，将剩余循环转发数据块逆时针转发给其他从处理电路；
[0011]
第二从处理电路，用于接收到另一组循环转发数据块时，从一组循环转发数据块中截取本地循环转发数据块，将剩余循环转发数据块顺时针转发给其他从处理电路；
[0012]
从处理电路，用于通过一个转发端口接收剩余循环转发数据块，用于通过广播端
口接收广播转发数据块，从剩余循环转发数据块中截取本地循环转发数据块，将其他循环转发数据块通过另一转发端口发送至相邻的其他从处理电路；
[0013]
从处理电路，还用于将本地循环转发数据块与广播转发数据块执行运算得到运算结果，将运算结果通过广播端口发送至转发电路；
[0014]
转发电路，还用于将该运算结果转发给主处理电路；
[0015]
主处理电路，用于依据该运算结果得到人工智能计算结果。
[0016]
第二方面，提供一种板卡，所述板卡封装第一方面提供的人工智能芯片结构。
[0017]
第三方面，提供一种电子设备，所述电子设备包括第一方面提供的人工智能芯片结构。
[0018]
可选的，所述电子设备包括：智能手机、智能手表、智能手环、平板电脑、vr设备、智能眼镜、智能电视或智能音箱。
[0019]
本申请提供的人工智能芯片结构将广播数据线路以及循环转发数据通过两个端口来实现，这样相对于在一个端口进行广播以及循环转发来说，降低了端口的转发数据量，相对于现有技术(例如中科寒武纪的h型结构专利)，其能够减少主处理电路端口的数据传输数量，并且也减少了转化电路的转发数据量，另外，并且设置顺时针以及逆时针两种不同的循环转发方向，这样能够使得从处理电路的转发数据量以及运算量均是相同的，能够实现数据转发更加均衡，设置4p6t开关使得在对于循环转发数据时，主处理电路的端口选择更加的灵活，并且主处理电路与p端口连接的引脚出现故障时，可以通过4p6t进行更换，提高了芯片的可靠性，进而提高计算效率，提高用户体验度。
附图说明
[0020]
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]
图1为本发明一种人工智能芯片结构的结构示意图；
[0022]
图2为本发明提供的一种卷积运算的结果位置示意图；
[0023]
图3为本发明提供的通用芯片与人工智能芯片的连接示意图。
具体实施方式
[0024]
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0025]
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
[0026]
下面结合本申请实施例中的附图对本申请实施例进行描述。
[0027]
本申请中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，表示前后关联对象是一种“或”的关系。
[0028]
本申请实施例中出现的“多个”是指两个或两个以上。本申请实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本申请实施例中对设备个数的特别限定，不能构成对本申请实施例的任何限制。本申请实施例中出现的“连接”是指直接连接或者间接连接等各种连接方式，以实现设备间的通信，本申请实施例对此不做任何限定。
[0029]
本申请中的“||”表示绝对值。
[0030]
参阅图1，图1提供了一种人工智能芯片结构，如图1所示，该人工智能芯片结构包括：所述人工智能芯片结构包括：主处理电路101、2个多路选择开关(4p6t)、6组从处理电路102，每组从处理电路包括：多个从处理电路以及1个转发电路103，所述多路选择开关为4p6t；主处理电路的6个端口(与转发电路连接的端口)与分别与6组从处理电路的每个转发电路连接，每个转发电路分别与同组从处理电路的多个从处理电路的广播端口连接；
[0031]
主处理电路的另外8个端口(主处理电路中与4p6t开关的p端口连接的端口)与分别与2个4p6t开关的4个p端口连接，2个4p6t开关的6个t端口分别连接每组从处理电路中相邻的第一从处理电路以及第二从处理电路；从处理电路还通过两个转发端口与同组从处理电路内的相邻的其他从处理电路连接；
[0032]
主处理电路，用于接收神经网络的输入数据以及权值数据，将输入数据以及权值数据的一个确定为广播转发数据，另一个确定为循环转发数据，将广播转发数据切割成多个广播转发数据块通过6个端口分别广播至转发电路，将循环转发数据切割成α组循环转发数据块通过2个4p6t发送至第一从处理电路以及第二从处理电路；
[0033]
转发电路，用于将接收到的广播转发数据块转发给同组从处理电路内的多个从处理电路；
[0034]
4p6t，用于通过p端口接收到主处理电路发送的一组循环转发数据块时，连接一组t端口的t端口发送至第一从处理电路，通过另一p端口接收到主处理电路发送的接收到另一组循环转发数据块时，连接另一组t端口的t端口发送至第二从处理电路；
[0035]
上述p端口具体连接那个t端口可以依据运算指令来确定，例如，在运算指令添加t端口的标识，依据该t端口的标识来确定连接具体的t端口。
[0036]
上述一组t端口可以为与6组从处理电路中与第一从处理电路连接的t端口，该另一组t端口可以为与6组从处理电路中与第二从处理电路连接的t端口。
[0037]
第一从处理电路，用于接收到一组循环转发数据块时，从一组循环转发数据块中截取本地循环转发数据块，将剩余循环转发数据块逆时针转发给其他从处理电路；
[0038]
第二从处理电路，用于接收到另一组循环转发数据块时，从一组循环转发数据块中截取本地循环转发数据块，将剩余循环转发数据块顺时针转发给其他从处理电路；
[0039]
从处理电路，用于通过一个转发端口接收剩余循环转发数据块，用于通过广播端口接收广播转发数据块，从剩余循环转发数据块中截取本地循环转发数据块，将其他循环转发数据块通过另一转发端口发送至相邻的其他从处理电路；
[0040]
从处理电路，还用于将本地循环转发数据块与广播转发数据块执行运算得到运算
结果，将运算结果通过广播端口发送至转发电路；
[0041]
上述运算包括但不限于：乘积运算、内积运算、加法运算、卷积运算中的一种或任意组合。
[0042]
转发电路，还用于将该运算结果转发给主处理电路；
[0043]
主处理电路，用于依据该运算结果得到人工智能计算结果。
[0044]
上述人工智能计算结果包括但不限于：人工智能卷积层计算结果，全连接层计算结果等等。
[0045]
上述依据该运算结果得到人工智能计算结果的具体可以包括：将该运算结果确定为人工智能计算结果的一个元素值，依据该运算结果对应的本地循环转发数据确定该元素值在该人工智能计算结果的位置。
[0046]
下面以一个实际的例子来说明，若该运算为卷积运算，则确定该本地循环转发数据块在循环转发数据的位置(例如该本地循环转发数据块的多个元素值中位置最小值(行、列最小值)在循环转发数据的位置为[1,1])，则确定该卷积运算结果的在该人工智能计算结果的位置为[1,1]。
[0047]
上述[1,1]表示行值为1，列值也可以为1。
[0048]
如图2所示，图2为一种卷积运算示意图，如图2所示，若该本地循环转发数据块的位置为[1,1]，则其对应结果的位置也可以为[1,1]，即如图2所示的黑色方框所示。
[0049]
本申请提供的人工智能芯片结构将广播数据线路以及循环转发数据通过两个端口来实现，这样相对于在一个端口进行广播以及循环转发来说，降低了端口的转发数据量，相对于现有技术(例如中科寒武纪的h型结构专利)，其能够减少主处理电路端口的数据传输数量，并且也减少了转化电路的转发数据量，另外，通过设置4p6t开关，并且设置顺时针以及逆时针两种不同的循环转发方向，这样能够使得从处理电路的转发数据量以及运算量均是相同的，能够实现数据转发更加均衡，设置4p6t开关使得在对于循环转发数据时，主处理电路的端口选择更加的灵活，并且主处理电路与p端口连接的引脚出现故障时，可以通过4p6t进行更换，提高了芯片的可靠性，进而提高计算效率，提高用户体验度。
[0050]
例如主处理电路中的1个端口故障，则设置4p6t开关另外的p端口连接对应的t端口从而实现对循环转发数据进行转发，因此其提高了芯片的可靠性。
[0051]
上述多个从处理电路以如图1所示的6个从处理电路，在一个逆时针转发和一个顺时针转发，每个从处理电路转发的数据量都是相同的，并且计算量也差不多，以第一从处理电路为例，每个从处理电路运算的数据量可以为β比特，那么对于第一从处理电路其会截取β比特，转发5β比特的数据，反过来顺时针转发时，第一从处理电路只会接收到β比特，无需转发，即其转发的数据量为5β，对于第二从处理电路转发的数据量也是相同的，平衡的数据转发数据以及运算量可以让从处理电路的硬件配置更加的均衡，进而降低了从处理电路的成本。
[0052]
主处理电路，具体用于将循环转发数据块按每组从处理电路的计算量为基础切割成α组循环转发数据块，将α组循环转发数据块切割成多个循环转发数据块，每个循环转发数据块设置头部标识，该头部标识设置在每个循环转发数据块的第一元素值的头部区域以及最后一个元素值的头部区域，该头部标识用于区分每个循环转发数据块的从处理电路。
[0053]
上述头部区域可以为前6个比特位，若多个从处理电路为6个，则上述头部标识可
以为：011111、101111、110111、111011、111101、111110。需要说明的是，采用头部区域来标识从处理电路是因为每个元素值的比特位为32比特，对于人工智能运算来说，前6个比特一般均为0，因为元素值一般不会这么大，因此前6个比特一般均为0，那么通过头部标识即可以标识每个循环转发数据块。
[0054]
以第一从处理电路为例，其接收到一组循环转发数据块之后，截取011111
…
011111***确定为本地循环转发数据块。
[0055]
从处理电路，用于依据头部标识从剩余循环转发数据块中截取本地循环转发数据块。
[0056]
本申请通过直接修改头部区域的比特位的值，这样能够在不增加数据量的情况下实现对从处理电路的标识，实现了数据与硬件结构的配合。
[0057]
如图3所示为人工智能芯片与通用芯片的结构示意图。该通用芯片可以为常规的芯片，例如5g芯片或通用处理器芯片。本申请对通用芯片的具体结构并不限定。
[0058]
多路选择开关包括6个t端口和4个p端口，每个p端口全连接6个t端口。
[0059]
本申请还提供一种板卡，该板卡可以封装上述人工智能芯片结构，上述封装的结构可以采用现有的封装结构。
[0060]
本申请的技术方案还提供一种电子设备，所述电子设备包括上述人工智能芯片结构。
[0061]
可选的，所述电子设备包括：智能手机、智能手表、智能手环、平板电脑、vr设备、智能眼镜、智能电视或智能音箱。
[0062]
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。