一种甄别处于电流泄露回路中器件的方法与流程

1.本发明属于半导体设计和生产领域，具体涉及一种根据版图甄别器件是否是处于电流泄露回路中的器件的方法。


背景技术：

2.随着集成电路的设计规模不断扩大，单一芯片上的电子器件密度越来越大，则电子器件的特征尺寸越来越小，同时集成电路工艺流程包含着很多复杂的工艺步骤，每一步都有特定的工艺制造偏差，从而导致了集成电路芯片的成品率降低。在可制造性设计的背景下，为了提高集成电路产品的成品率，缩短成品率成熟周期，业界普遍采用基于特殊设计的测试芯片的测试方法，通过对测试芯片的测试来获取制程和设计良率改善所必须的数据。
3.在一些成品测试芯片中，会先将产品版图中的m1及更上层金属除去，再选择产品版图中的器件后，通过添加一层新的m1实现连接测试。在去除m1及更上层金属后选择测试器件时，当选中了处于电流泄漏回路中的器件作为测试对象时，回路中的其他器件理应全部关断，但实际上其他器件处于不连接到任何焊盘的悬浮状态，电位不稳定、通断状态无法控制，可能会导通从而产生漏电流，进而通过电流泄漏回路对流经目标器件的电流造成干扰。所以，在选取测试对象时，应尽量避免选取处于电流泄漏回路中的器件，若实在无法避免，则需要标记器件处于电流泄漏回路中，便于分析数据时将悬浮栅的影响加入考虑。
4.因此，如何快速有效地查找到该种情况下处于电流泄漏回路中的器件成为关键。由此可知如果没有一种有效的可以专门用于甄别一个器件是否是处于电流泄露回路中器件的方法，是非常不利于设计的优化和生产效率的提高，也不利于改善工艺，降低质量风险。


技术实现要素：

5.本发明是基于上述现有技术的全部或者部分问题而进行的，目的在于提供一种甄别处于电流泄露回路中器件的方法，用于指导设计、生产和工艺的改进。
6.在本技术以下叙述中涉及的名词以及相关技术原理所有解释或定义仅是进行示例性而非限定性说明。
7.本发明提供的一种甄别处于电流泄露回路中器件的方法，包括：步骤s1.获取版图信息，包括有源区层、m0层、栅极层、m0切断层和多晶硅切断层；所述m0用于连接有源区；将连接至少两个有源区的m0识别为第一m0。步骤s2.将包含相邻的第一m0及其连接的两个有源区所围成的封闭区域分别记为loop_holes，将所述loop_holes分别扩张成最小的矩形识别为第一矩形；设栅极延伸方向为垂直方向，垂直于栅极延伸方向为水平方向；将所述第一矩形的垂直边分别沿着水平方向向外移动预设的距离，实现对第一矩形的扩张，扩张后的第一矩形与第一m0的重叠区域识别为第一区。步骤s3.将有效的有源区减去m0后的图形区域中，与所述第一矩形接触的区域记为第一有源区；所述有效的有源区是指有源区层中的
有源区减去栅极层中栅极后的有源区区域。步骤s4.根据器件的栅极两侧与第一有源区的位置关系判断该器件是否为处于电流泄漏回路中的器件。一般的情况里，所述步骤s4中，甄别的方法是若器件栅极两侧接触的有源区都是第一有源区，则所述器件处于电流泄露回路中。
8.所述版图信息还包括多晶硅切断层，所述栅极为栅极层中的栅极区域减去多晶硅切断层中切断区域的有效栅极区域。
9.作为进一步的改进，所述步骤s2中预设的距离小于m0的宽度；所述m0的宽度是指m0图形中水平方向的宽度。
10.作为一个示范性的实施方式，所述预设的距离是1nm。
11.所述m0层优选为第一层金属层。
12.在一个可行的实施方案中所述版图信息还包括所述m0切断层，所述m0为m0层中的m0图形区域减去所述m0切断层中切断区域的有效m0区域。
13.在一个有利的实施例中，所述器件为mosfet器件。
14.将与所述第一区对角相接的第一有源区识别为第二有源区。
15.本发明一个较佳的实施例中，还评估处于电流泄漏回路中的器件的风险等级。
16.其中具体的，所述风险等级至少分三个级别；其中：若器件的栅极两侧接触的有源区都是所述第一有源区但不是所述第二有源区，即器件的栅极只与所述非第二有源区的第一有源区接触，则评估器件的风险等级为低级；若器件的栅极的一侧接触的有源区是所述第一有源区但不是所述第二有源区，另一侧接触的有源区是所述第二有源区，即器件的栅极一侧与非所述第二有源区的第一有源区接触，另一侧与所述第二有源区接触，则评估器件的风险等级为中级；若器件的栅极两侧接触的有源区都是所述第二有源区，即器件的栅极只与所述第二有源区接触，则评估器件的风险等级为高级。
17.本发明具有如下有益效果：根据本发明所涉及的一种甄别处于电流泄露回路中器件的方法，通过识别第一有源区，能直观的判断器件的栅极两侧与第一有源区的位置关系甄别是否是版图中处于电流泄漏回路的器件。因为构建第一区能够识别第二有源区，进而能更精确的识别处于电流泄漏回路的器件，并评估风险等级。方便后续统计此类风险在版图中的数量与分布，为版图中此类风险的定位和分析、测试结构的设计提供指导。为设计的优化和生产效率的提高，改善工艺，降低质量风险提供了有效而简洁的方法。
附图说明
18.图1是本发明的实施例一中甄别处于电流泄露回路中器件的方法示意图。
19.图2是本发明的实施例一形成第一矩形和第一区过程的示意图。
20.图3是本发明的实施例一的第一有源区示意图。
21.图4是本发明的实施例二中第二有源区示意图。
22.图5是本发明的实施例二中评估不同风险等级的示意图。
23.具体实施方式
24.本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得
明显和容易理解。
25.下面将参照附图更详细地描述本发明公开的实施例。虽然附图中显示了本发明公开的某些实施例，然而应当理解的是，本发明公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本发明公开的附图及实施例仅用于示例性作用，并非用于限制本发明公开的保护范围。在下述实施例中采用特定次序描绘了实施例的操作，这些次序的描述是为了更好的理解实施例中的细节以全面了解本发明，但这些次序的描述并不一定与本发明的方法一一对应，也不能以此限定本发明的范围。
26.需要说明的是，附图中的流程图和框图，图示了按照本发明实施例的方法可能实现的操作过程。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以并不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以穿插的执行，这依所涉及的步骤要实现的目的而定。此外框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与人工操作结合来实现。
27.本发明的实施例中以mosfet器件，作为器件的示例进行说明，在版图上，一个有效的mosfet器件是指位于每个有源区和栅极的重叠区域，且该重叠区域需要满足下述条件：1）重叠区域两侧都接触有源区，若位于有源区边缘的栅极只有一边有有源区，则不可能作为器件；2）重叠区域被表示n或p型掺杂的层，以及其他表征器件基本条件的层覆盖；3）重叠区域没有被任何指示非mosfet器件的层覆盖。以上示例的说明是为了便于理解本发明但不能因此而限定本发明的范围。
28.当在产品版图中除去m1及更上层金属后，只有m0可以将有源区连起来，而m0的分布和走线是规律的，一定在栅极（gate）中间，因此可提供如图1所示的一种根据版图判断器件是否处于电流泄漏回路中的方法，用于对前中段版图中的mosfet器件进行判断。在集成电路中，制造器件部分的前道工艺feol即指前段，制造m0和ct的半导体中段制程meol即指中段，制造之后的连线部分的后道工艺beol即指后段。下面具体介绍该种根据版图判断器件是否处于电流泄漏回路中的方法的步骤。
29.实施例一如图1所示，本发明实施例中公开的甄别处于电流泄露回路中器件的方法，包括：步骤s1.获取版图信息，包括有源区层、m0层、栅极层、m0切断层和多晶硅切断层；所述m0用于连接有源区；将连接至少两个有源区的m0识别为第一m0；步骤s2.将包含相邻的第一m0及其连接的两个有源区所围成的封闭区域分别记为loop_holes，将所述loop_holes分别扩张成最小的矩形识别为第一矩形；设栅极延伸方向为垂直方向，垂直于栅极延伸方向为水平方向；将所述第一矩形的垂直边分别沿着水平方向向外移动预设的距离，实现对第一矩形的扩张，扩张后的第一矩形与第一m0的重叠区域识别为第一区；步骤s3.将有效的有源区减去m0后的图形区域中，与所述第一矩形接触的区域记为第一有源区；所述有效的有源区是指有源区层中的有源区减去栅极层中栅极后的有源区区域；步骤s4.根据器件的栅极两侧与第一有源区的位置关系判断该器件是否为处于电流泄漏回路中的器件。
30.结合图2所示，为了便于理解而不是限定本发明，本实施例中以一个较好的情况为例进行叙述，其中所述m0层为第一层金属m0层，对于栅极和m0，仅指有效的栅极和有效的
m0，所述有效的栅极是指栅极层中的栅极区域减去多晶硅切断层中切断区域的栅极，所述有效的m0是指m0层中的m0区域减去m0层切断层中切断区域的m0。所述m0层用于连接有源区，并将连接至少两个有源区的m0即所述第一m0记为m0a_connection。其中有仅连接两个有源区m0a_connection，也有连接多于2个有源区的（如图2示例的3个有源区）的m0a_connection。
31.本实施例中步骤s2中形成第一矩形是将两条相邻的第一m0即m0a_connection及其连接的两个有源区所围成区域loop_holes在栅极延伸方向上扩张，分别得到的包含其的面积最小的矩形，记为loop_holes_fix即第一矩形。设m0的走向为纵向，有源区的走向为横向；将所述loop_holes_fix沿纵向的边分别向外移动预设距离，实现对loop_holes_fix的扩张；扩张后的loop_holes_fix与m0a_connection存在重叠的区域，即第一区记为loop_m0a。较好的一个情况里所述预设距离小于所述m0的宽度。本实施例中优选的一个预设距离是1nm。
32.取有效的有源区记为sd，即图层中的有源区区域减去栅极层中栅极区域后的源/漏（source/drain）区域。将sd减除m0后的图形区域中与所述loop_holes_fix接触的区域记为loop_region，即第一有源区。
33.本实施例中，针对版图中的每个mosfet器件，进行判断：若器件的栅极两侧的有源区都是loop_region，即器件的栅极与所述loop_region接触，则表明该器件在电流泄漏回路中。
34.实施例二
35.需要指出的是，以上列举的仅是本发明的具体实施例。显然，本发明不限于以上实施例，还可以有很多变形。本领域的普通技术人员能从本发明公开的内容中直接导出或联想到的所有变形，均应认为是本发明的保护范围。
36.上述实施方式为本发明的优选案例，并不用来限制本发明的保护范围。为明确说明起见，许多实施上的细节在以上叙述中一并说明。然而，应了解到，这些实施中的细节不应用以限制本发明。
37.实施例述及的一些做法之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。