对在分布式计算机系统中的可编程门装置编程的方法与流程

1.本发明涉及对具有可编程门装置的分布式计算机系统的编程。可编程门装置是芯片，在该芯片上保存有由可配置的逻辑单元构成的矩阵或者说阵列，这些逻辑单元能借助于可互连的数据线路的网络以任意方式来彼此连接，这允许对几乎任意的并且稍后能再次重新编程的逻辑电路的编程。可编程门装置的重要示例是现场可编程门阵列(fpgas)和复杂可编程逻辑器件(cplds)。


背景技术：

2.由于这些可编程门装置与特定应用情况的高度可适配性以及这些可编程门装置并行处理大量过程的能力，可编程门装置常常显示出相对于处理器而言的速度优势并且因此广泛用于实时应用。作为示例应提到申请人所开发的iocnet(i/o carrier network)总线。该总线的生态系统包括大量配备有fpga的扩展卡。iocnet系统包括主处理器，该主处理器用作对包括fpga扩展卡在内的所有外围组件进行编程的集线器(hub)。尽管fpga包括用于对fpga进行编程的专用接口、例如jtag接口(joint test action group(联合测试行动小组))，但是仍通过iocnet中的主处理器经由常规数据线路来对fpga进行编程，这些常规数据线路在固定编程的计算机系统运行时也用于在主处理器与fpga扩展卡之间的数据交换。
3.例如在专利申请ep2977905a1中公开了该做法。该做法节省了对用于fpga的编程的附加线缆的敷设而且也能够在——例如jtag标准并未针对此来设计的——大空间距离上实现对这些fpga的编程。但是，fpga扩展卡必须在本地针对这种类型的编程被设计。因此，例如在iocnet生态系统中的所有fpga扩展卡上存有附加的cpld，该cpld单独被设计用于从主处理器接收用于对fpga进行编程的比特流并且利用所述比特流来对fpga进行编程。到目前为止并不能加入第三方提供商的未相对应地准备好用于在iocnet系统中使用的fpga。这意味着：无法满足在iocnet生态系统中的某些客户要求，对这些客户要求来说没有存在适合的fpga扩展卡。


技术实现要素：

4.在该背景下，本发明的任务是：改善大规模且能由中央实体编程的分布式计算机系统的fpga与不同要求的可适配性。
5.为了解决该任务，提出了一种能设立在可编程门装置上的第一配置逻辑，该第一配置逻辑被设立为：在第一可编程门装置的数据接口处接收用于在第一可编程门装置上设立第一用户逻辑的第一用户比特流；并且将该第一用户比特流存储在第一可编程门装置的被设置用于存储比特流的只读存储器上。按照本发明的方法包括：在第一可编程门装置上设立第一配置逻辑。
6.用户逻辑应被理解为设立在第一可编程门装置上的任意的逻辑电路，该逻辑电路被设计为以计算机系统的用户所希望的方式来对数据进行处理。
7.按照本发明的方法规定：提供配置软件，该配置软件被设立用于对计算机系统中的外围可编程门装置进行编程。这样的配置软件的示例是在申请人处可获得的configurationdesk软件。该方法还包括：将第一可编程门装置结合到计算机系统的外围。有利地，配置逻辑在结合时就已经设立在第一可编程门装置上。
8.第一可编程门装置应该包括第一只读存储器，用于存储至少一个对第一可编程门装置上的逻辑电路进行定义的比特流。与第一只读存储器是集成到第一可编程门装置中还是布置在该第一可编程门装置之外无关，第一可编程门装置必须被设计为：从第一只读存储器读取比特流并且按照所读取的比特流的规定在第一可编程门装置上设立逻辑电路。
9.该方法包括：将第一用户比特流从配置软件经由计算机系统的至少一条数据线路传送给设立在第一可编程门装置上的第一配置逻辑；并且通过第一配置逻辑将第一用户比特流存储在第一只读存储器上。该方法还包括：借助于第一用户比特流，在第一可编程门装置上设立第一用户逻辑。
10.原则上，第一配置逻辑能被设立在提供为此所需的逻辑单元资源的任一可编程门装置上。第一配置逻辑初始设立在其上的可编程门装置能借助于附在可编程门装置的数据接口上的数据线路来被编程，而为此并不使用第一可编程门装置的专用编程接口。由此，本发明能够将第三方提供商的可编程门装置结合到iocnet系统或者技术上相对应地设计的标准中，该标准规定了经由数据接口对外围可编程门装置的编程。作为另一优点，本发明也能够节省硬件资源，因为在具有可编程门装置(在所述可编程门装置上按照本发明设立有配置逻辑)的扩展卡上不需要提供用于对可编程门装置进行编程的其它实体、例如按照上文描述的cpld。在此，当然必须保证：在每次启动计算机系统时都设立配置逻辑。在技术上实现这一点的可能性在随后的描述中介绍。
11.在可编程门装置上设立配置逻辑已经从专利公开文本us20070182445a1中公知，不过只是关于在菊花链(daisy chain)下游的可编程门装置的编程。
12.有利地，第一配置逻辑是引起在第一可编程门装置上设立第一用户逻辑的实体。也就是说，在第一配置逻辑将第一用户比特流存储在第一只读存储器中之后，该第一配置逻辑产生信号，该信号引起：第一可编程门装置借助于第一用户比特流在第一可编程门装置上设立第一用户逻辑。不过，用于设立第一用户逻辑的信号原则上也可以由作为第一配置逻辑的另一实体来输出。
13.为了在第一可编程门装置上设立第一配置逻辑，可以将初始比特流存储在第一只读存储器上，尤其是也可以将初始比特流存储在计算机系统之外，即在将第一可编程门装置结合到计算机系统的外围之前将初始比特流存储在计算机系统之外，而且可以借助于第一可编程门装置的专用编程接口、例如jtag接口来将初始比特流存储在计算机系统之外，该专用编程接口不同于被设置用于传送第一用户比特流的数据接口。
14.如果在第一可编程门装置上设立第一用户逻辑之后第一配置逻辑或者用于设立第一配置逻辑的初始比特流留在第一可编程门装置上，则特别有利。在该设计方案中，第一配置逻辑能多次应用，使得一次性地配备有第一配置逻辑的第一可编程门装置能反复地结合到计算机系统的外围并且能在结合到该外围之后反复地被编程。
15.在一个可能的设计方案中，在设立第一用户逻辑之后，初始比特流留在第一只读存储器中。为了与第一用户比特流并行地存储初始比特流，可以在只读存储器中提供两个
逻辑分开的存储插槽，其中，初始比特流留在第一只读存储器的第一存储插槽中而第一用户比特流留在第一只读存储器的第二存储插槽中。为此，第一可编程门装置必须被设计为：选择性地从第一只读存储器的第一存储插槽或者第二存储插槽中读取比特流并且按照相应读取的比特流的规定在第一可编程门装置上设立逻辑电路。
16.在该设计方案中，第一可编程门装置被设立为：在开启计算机系统之后、尤其是在给第一可编程门装置施加供电电压之后，自动读取在第一存储插槽中所存储的比特流并且按照在第一存储插槽中所存储的比特流的规定在第一可编程门装置上设立逻辑电路。在该设计方案中，第一配置逻辑被设立为将第一用户比特流存储在第二存储插槽中，并且当然也从第二存储插槽中加载用于设立第一用户逻辑的第一用户比特流，这与第一配置逻辑或者计算机系统的另一实体是否引起第一用户逻辑的设立无关。
17.在一个备选的设计方案中，利用第一用户逻辑在第一可编程门装置上设立监控逻辑。监控逻辑被设立为：监控从计算机系统馈入到第一可编程门装置中的输入数据并且在输入数据中识别用于重新设立第一可编程门装置的复位指令。如果配置软件借助于计算机系统的至少一条数据线路将复位指令传送给监控逻辑，则监控逻辑将第一可编程门装置置于初始状态，在该初始状态下，第一配置逻辑在第一可编程门装置上被设立为：从配置软件接收用于在第一可编程门装置上设立新的用户逻辑的新的用户比特流并且将该新的用户比特流存储在第一只读存储器上。
18.优选地，监控逻辑集成到第一用户逻辑中，使得伴随着在第一可编程门装置上设立第一用户逻辑，该监控逻辑也被设立在第一可编程门装置上，并且由此该监控逻辑在设立第一用户逻辑之后留在第一可编程门装置上。为了该目的，监控逻辑可以作为现成模块保存在用于可编程门装置的编程环境下，例如以用于mathworks的simulink编程环境的块为形式保存在用于可编程门装置的编程环境下，以便使用户能够将第一监控逻辑简单地结合到用户逻辑中。
19.监控逻辑可以被设计为：依据在第一存储插槽中保存的初始比特流来引起第一配置逻辑的重新设立。备选地，第一监控逻辑也可就如下意义而言与第一配置逻辑相同：第一监控逻辑的功能性集成到第一配置逻辑中而且第一配置逻辑与集成到其中的第一监控逻辑一起在设立第一用户逻辑之后留在第一可编程门装置上。在这种情况下，能省去提供两个分开的存储插槽来分开地存储初始比特流和用户逻辑。
20.有利地，第一可编程门装置被设立为：在开启计算机系统之后自动地借助于初始比特流在第一可编程门装置上设立第一配置逻辑。
21.特别有利地，该方法包括：将第二可编程门装置结合到计算机系统的外围，该外围包括第二只读存储器，用于存储至少一个对第二可编程门装置上的逻辑电路进行限定的比特流，而且该外围被设计为从第二只读存储器中读取比特流并且按照所读取的比特流的规定在第二可编程门装置上设立逻辑电路。
22.在第二可编程门装置上设立第二配置逻辑。第二配置逻辑被设立为：接收用于在第二可编程门装置上设立第二用户逻辑的第二用户比特流并且将该第二用户比特流存储在只读存储器上。
23.在第一可编程门装置上设立编程逻辑。编程逻辑被设立为：从配置软件接收第二用户比特流并且借助于计算机系统的至少一条数据线路将该第二用户比特流传送给第二
配置逻辑。配置软件将第二用户比特流传送给编程逻辑，并且在第一可编程门装置上设立第一用户逻辑之前，编程逻辑将第二用户比特流传送给第二配置逻辑。该第二配置逻辑将第二用户比特流保存在第二只读存储器中，用于在第二可编程门装置上设立第二用户逻辑。
24.即，在本发明的该设计方案中规定：借助于编程逻辑，至少一个可编程门装置将至少一个用户比特流传送给下游的其它可编程门装置，其中，当然每个下游的可编程门装置都能以相同的方式来被设立，以便设立至少一个其它的、再下游的可编程门装置。因此，借助于编程逻辑，菊花链可以根据多个可编程门装置来被设立、被结合到计算机系统中并且按照本发明来被编程。
25.菊花链应被理解为总线成员的串联布置，在该串联布置中，除了该串联的第一元件之外，没有成员直接访问总线，而是数据从一个成员被传送给相应下游的成员。例如参见friedrich wittgruber的专著“digitale schnittstellen und bussysteme:einf
ü
hrung f
ü
r das technische studium数字接口与总线系统：技术研究入门”，vieweg出版社，第2版(2002年)，第81页的定义。
26.编程逻辑也可以被设立为：在传送第二用户比特流之前，从第二可编程门装置中读取状态数据，并且在第二可编程门装置上对第二用户逻辑的设立结束之后，恢复第二可编程门装置的通过该状态数据所限定的状态。该状态数据尤其可以是第二可编程门装置的总线地址。
27.当然，可就如下意义而言与第一配置逻辑相同：编程逻辑的功能性集成到第一配置逻辑中。特别有利地，第一配置逻辑和第二配置逻辑关于它们的技术功能性相同，使得向用户提供用于产生初始比特流的唯一模块，依据该初始比特流，在菊花链中的每个可编程门装置上都可以设立逻辑电路，该逻辑电路至少具有第一配置逻辑的功能性，尤其是也具有第一监控逻辑和/或编程逻辑的功能性。
附图说明
28.随后，本发明依据附图进一步予以阐述。这些附图是示意性的并且描绘了按照本发明的对多个可编程门装置的编程的优选的、但示例性的设计方案，这些可编程门装置只是示例性地设计为fpga。其中：
29.图1示出了在fpga上设立初始比特流；
30.图2示出了由分布式计算机系统中的利用初始比特流所设立的fpga构成的菊花链；
31.图3示出了在开始对fpga的编程之后的计算机系统；
32.图4示出了在编程的后期阶段的计算机系统；
33.图5示出了在对计算机系统的编程结束之后的计算机系统；
34.图6示出了配置逻辑的逻辑构造；
35.图7示出了在对计算机系统的编程之后在fpga上保存配置逻辑的第一种做法；以及
36.图8示出了在对计算机系统的编程之后在fpga上保存配置逻辑的第二种做法。
具体实施方式
37.图1的图示示出了第一fpga 2，其具有由可配置且可彼此电路连接的逻辑单元构成的第一矩阵或者说阵列6和设计为闪速存储器的第一只读存储器4，在该第一只读存储器上能保存用于在第一矩阵6上设立逻辑电路的比特流。第一fpga 2在本地被设立为：基于信号，从第一只读存储器4中读取比特流并且按照所读取的比特流中的规定在第一矩阵6上设立逻辑电路。该信号不仅可以由布置在第一fpga 2之外的实体(instanz)、例如分布式计算机系统的主处理器产生，而且可以由设立在第一矩阵6上的逻辑电路产生。第一fpga 2还被设立为：在给第一fpga 2施加供电电压之后，自动从第一只读存储器4中读取比特流并且按照所读取的比特流中的规定在第一矩阵6上设立逻辑电路。
38.第一fpga 2包括：根据jtag标准设计的编程接口18a，用于将比特流存储在第一只读存储器4上；还有多个数据接口，代表性地示出了这些数据接口中的第一数据接口8a和第二数据接口10a，用于在第一矩阵6上设立的逻辑电路与第一fpga 2的外围之间交换数据。
39.计算机14借助于jtag线缆16与编程接口18a连接，以便将初始比特流12存储在第一只读存储器4上，作为对第一fpga 2的按照本发明的编程的第一步骤。初始比特流被设计用于在第一矩阵6上设立第一配置逻辑20a。
40.通过将初始比特流12存储在第一只读存储器4上，第一fpga 2被设立用于结合到分布式计算机系统32中。图2的图示示出了已建立和启动、但尚未编程完成的分布式计算机系统32，第一fpga 2和以相同方式设立的第二fpga 22作为外围组件结合到该分布式计算机系统中。计算机系统30包括主处理器24、fpga扩展卡26和总线30，该总线用于在主处理器24与计算机系统30的外围组件之间的数据交换并且用于计算机系统30的外围组件彼此间的数据交换。
41.计算机系统32按照iocnet标准来被设计。与此相对应地，主处理器24被设置用于执行对计算机系统32的外围组件的初始编程。在fpga扩展卡26上安装可由主处理器24编程的fpga。
42.总线30用于传输所有在主处理器24与fpga扩展卡26之间交换的数据，这不仅包括正在运行时交换的应用数据，而且包括为了对fpga扩展卡26的编程而从主处理器24被传输给fpga扩展卡26的比特流。即，对fpga扩展卡的编程经由同一总线30来实现，该总线也用于传输应用数据。在fpga扩展卡26上的fpga虽然可能包括专用编程接口，但是该专用编程接口——如果存在——不参与对fpga的编程。fpga扩展卡26是iocnet生态系统的部分并且因此在本地被设立用于这种类型的编程。在fpga扩展卡26上，除了上述fpga之外还安装有另一芯片，例如cpld，该另一芯片被设立为从主处理器28接收用于对fpga进行编程的比特流并且对该fpga进行编程。
43.操作计算机28经由计算机系统32的接口来与主处理器24连接。操作计算机28是市售的个人计算机，在该个人计算机上安装有配置软件，用于对计算机系统32、也就是说计算机系统32的主处理器进行编程并且借助于主处理器24对计算机系统32的所有外围组件进行编程。配置软件被设立为：向用户提供计算机系统的所有可编程外围组件的概览并且向主处理器24传送用户所拟定的用于对计算机系统32的外围组件进行编程的规定。
44.图1中的第一fpga 2同样结合到计算机系统32的外围。第一fpga 2是从第三方提供商处购买的，并且与fpga扩展卡26不同，无法与总线30连接而且不是如上所述那样在本
地被设立用于由主处理器24来进行编程。作为替代，第一fpga 2的第二数据接口10a借助于第一数据线缆连接29与fpga扩展卡26的数据接口连接。由于计算机系统32已经被启动并且因此供电电压被施加给第一fpga 2，所以第一fpga 2已在第一矩阵6上自动地按照初始比特流12的规定来设立第一配置逻辑20a。
45.第二fpga 22包括第二只读存储器23和由可配置且可彼此电路连接的逻辑单元构成的第二矩阵25。第二fpga 22至少关于第一fpga 2的上述特性方面与第一fpga 2相同地来设计并且以相同的方式包括专用编程接口18b、第一数据接口8b和第二数据接口10b。在第二只读存储器23上保存有相同的初始比特流12，该初始比特流也保存在第一fpga 2的第一只读存储器4上，而且第二fpga 22在计算机系统32启动的情况下在施加供电电压之后已在第二矩阵25上设立第二配置逻辑20b，该第二配置逻辑关于其功能性方面与第一配置逻辑20a相同。第二fpga 22也是从第三方提供商处购买的，并且既不能直接结合到总线30中也不是在本地被设立用于由主处理器24来进行编程。第二fpga 22的第二数据接口10b借助于第二数据线缆连接31来与第一fpga 2的第一数据接口8a连接，使得fpga扩展卡26、第一fpga 2和第二fpga 22在计算机系统32之内形成菊花链，该菊花链的第一元件是fpga扩展卡26，其中，该fpga扩展卡26将菊花链的所有在它下游的元件与总线30连接。
46.如已经提及的那样，第一配置逻辑20a和第二配置逻辑20b关于它们的功能性相同地来设计。第一，两者都被设计为：经由相应的第二数据接口10a、10b来接收用户比特流；将该用户比特流存储在第一只读存储器4或第二只读存储器22上；并且在对用户比特流的存储结束之后，产生适合的信号，以便借助于该信号根据用户比特流的规定来产生对用户逻辑的设立。第二，两者都被设计为：经由相应的第二数据接口10a、10b来接收被设置用于设立菊花链中下游的fpga的用户比特流；并且经由相应的第一数据接口8a、8b将该用户比特流传送给菊花链中下游的fpga，如果存在的话。
47.当然，为了可以将第三方提供商的超过一个fpga结合到菊花链中，每个配置逻辑都必须识别出某个用户比特流是特定用于菊花链中下游的fpga还是特定用于自己的fpga。这种识别能以不同的方式来实现：
48.在每个fpga上，例如通过寄存器设置，可以保存唯一的并且能由配置逻辑读取的标记，例如总线地址，并且主处理器24或配置软件被设立为将相应匹配的标记作为报头数据添加给用户比特流。每个配置逻辑都被设立为：将被添加给用户比特流的标记与自己的fpga的标记进行对照，在一致时将该用户比特流存储在只读存储器中而在不一致时转发该用户比特流。
49.主处理器24也可以被设立为：给每个用户比特流配备路由信息，从该路由信息中，用户比特流在其经过总线30的路径上经过的路由器可以读取用于转发用户比特流的路由器端口。在该设计方案中，在初始比特流12中必须实现用于配置逻辑20a、20b的相对应的路由器功能性。每个配置逻辑都可以被设计为：如果发现相对应的路由信息，将用户比特流转发给菊花链中处于下游的fpga；并且如果没有发现用于转发用户比特流的路由信息时，将该用户比特流存储在自己的只读存储器4、23中。
50.在fpga扩展卡26上设立第三配置逻辑20c。第三配置逻辑20c可与第一配置逻辑20a和第二配置逻辑20b相同。但是，第三配置逻辑20c也可以被设计为简化的配置逻辑20c，该简化的配置逻辑的功能性限于：从总线30接收用户比特流；并且经由第一数据线缆连接
29来转发该用户比特流；并且在对计算机系统32的编程完成之后将应用数据从总线30转发到第一数据线缆连接29上并且反之亦然，这当然对于两者来说都可包括将用户比特流转换成适合于第一数据线缆连接29的协议。即，fpga扩展卡26通过设立第三配置逻辑20c来承担用于使第一fpga 2和第二fpga与总线30连接的网关的功能。
51.第三配置逻辑20c由主处理器24以常规方式借助于总线30被编程到fpga扩展卡26上，如在针对作为iocnet生态系统一部分的扩展卡登记时所规定的那样。不需要像之前关于图1所描绘的那样将初始比特流12保存在fpga扩展卡26上。
52.通过在第一fpga 2上设立第一配置逻辑20a并且在第二fpga 22上设立第二配置逻辑20b，第一fpga 2和第二fpga 22被设立用于由主处理器24来进行编程。在操作计算机上的配置软件中，第一fpga 2和第二fpga 22可以像常规总线成员、例如fpga扩展卡26那样作为总线30的可编程成员被呈现给用户。备选地，第一fpga 2和第二fpga 22可以在配置软件中作为fpga扩展卡26的整体资源被呈现给用户。
53.图3的图示阐明了对第一fpga 2和第二fpga 22进行编程的第一步骤。主处理器24首先对菊花链中的最后一个元件、即第二fpga 22进行编程。为此，主处理器24将针对第二fpga 22所设置的第二用户比特流34b借助于总线30传送给fpga扩展卡26，该fpga扩展卡将第二用户比特流34b转发给第一配置逻辑20a。第一配置逻辑20a检查第二用户比特流34b是否被设置用于第一fpga 2，识别出情况不是如此并且因此将第二用户比特流34b转发给第二配置逻辑20b。第二配置逻辑检查第二用户比特流34b是否被设置用于第二fpga 22，识别出情况是如此并且因此将第二用户比特流34b存储在第二只读存储器23中。
54.在第二只读存储器23中对第二用户比特流34b的存储结束之后，第二配置逻辑20b产生信号，该信号引起：第二fpga 22按照第二用户比特流34b的规定在第二矩阵25上设立第二用户逻辑36b。在此，第二配置逻辑20b被覆盖(
ü
berschreiben)。
55.图4的图示示出了在编程的进一步的阶段中的计算机系统32。在第二矩阵25上对第二用户逻辑36b的设立以及借此对第二fpga 22的编程结束。然后，主处理器24将第一用户比特流34a发送给第三配置逻辑20c，第三配置逻辑20c将第一用户比特流34a转发给第一配置逻辑20a。第一配置逻辑检查第一用户比特流34是否被设置用于第一fpga 2，识别出情况是如此并且然后将第一用户比特流34a存储在第一只读存储器4中。在第一只读存储器4中对第一用户比特流34a的存储结束之后，第一配置逻辑20a产生信号，该信号引起：第一fpga 2按照第一用户比特流34a的规定在第一矩阵6上设立第一用户逻辑36a。在此，第一配置逻辑20a被覆盖。
56.图5的图示示出了编程完成的计算机系统32。在第一用户逻辑36a被设立在第一fpga 2上并且借此菊花链的所有元件都被编程之后，主处理器还以常规方式在fpga扩展卡26上设立第三用户逻辑36c。
57.应注意：在这些图示中对由三个元件组成的菊花链的呈现只是示例性的。原则上，能以与上文所述类似的方式将任意数目的可编程门装置结合到计算机系统32中并且对这些可编程门装置进行编程。在此，菊花链的最后一个元件总是首先被编程并且然后按顺序始终相应最后一个元件是仍未被编程的可编程门装置。以这种方式保证了：在对计算机系统32的编程期间，每个在菊花链中布置在更前面的可编程门装置都被设立用于转发用户比特流。
58.图6的图示示例性描绘了第一配置逻辑20a的逻辑构造，其中第二配置逻辑20b与第一配置逻辑20a相同地来设计，也就是说具有相同的功能性。
59.首先，第一配置逻辑20a包括监控逻辑40，该监控逻辑经由第一配置逻辑20a的逻辑接口与第一fpga 2的第一数据接口10a连接，由此第一配置逻辑20a被设立为从第一数据接口10a读入数据以及设立为将数据经由第一数据线缆连接29传送给fpga扩展卡20c。第一监控逻辑40被设立为复用器(multiplexer)，该复用器使第一数据接口10a与用户接口逻辑42、编程逻辑44或者复位逻辑46连接。第一配置逻辑40被设立用于然后检查所有如上所述经由第一数据接口10a进入的数据：这些数据被设置用于自己的fpga、也就是说第一fpga 2还是被设置用于菊花链中的另一可编程门装置。
60.监控逻辑40将所有被设置用于菊花链的另一元件的数据、不管是用户比特流还是应用数据都转发给编程逻辑44。编程逻辑44经由第一配置逻辑20a的逻辑接口与第二数据接口10b连接并且被设立为：将从监控逻辑40获得的数据经由第二数据线缆连接31转发给菊花链中下游的元件、也就是说第二fpga 22。该过程也沿相反方向发挥作用：编程逻辑44被设立为从第二数据接口10b读入由第二fpga 22传送的应用数据并且将这些应用数据转发给监控逻辑40。监控逻辑40对从编程逻辑44获得的应用数据进行检查。如果这些应用数据被设置用于第一fpga 2，则监控逻辑40将这些应用数据转发给用户接口逻辑42。否则，该监控逻辑将这些应用数据转发给第一数据接口10a，在该第一数据接口处，这些应用数据经由第一数据线缆连接29被转发给fpga扩展卡26。
61.第一监控逻辑40将该监控逻辑40从编程逻辑44或第一数据接口10a接收并且特定用于第一fpga 2的应用数据传送给用户接口逻辑42。用户接口逻辑42被设立为：在第一配置逻辑20a的用户接口48处提供由监控逻辑40传送的应用数据，在该用户接口处能由第一用户逻辑36a来读取这些应用数据。反过来，用户接口逻辑42被设立为：读取由第一用户逻辑36在用户接口48处提供的应用数据并且将这些应用数据传送给监控逻辑40。
62.主处理器24被设立为：根据用户的输入来给监控逻辑40传送复位指令，以便在第一矩阵上设立第一用户逻辑36a之后设立第一fpga 2，以利用新的用户逻辑进行重新编程。监控逻辑40被设立为：识别复位指令并且然后检查每个复位指令：该复位指令是被设置用于第一fpga 2还是被设置用于另一fpga。监控逻辑将并非设置用于第二fpga 2的复位指令传送给编程逻辑44，以转发给第二fpga 22。对被设置用于第一fpga 2的复位指令的识别引起：监控逻辑40随后将在第一数据接口10a处进入的数据转发给复位逻辑46。由此，第一fpga 2被设立用于接收新的用户比特流，以对第一fpga 2进行重新编程。
63.复位逻辑46被设立为：将从监控逻辑40获得的用户比特流存储在第一只读存储器4中并且在该存储成功结束之后将所存储的用户比特流的校验和传送给监控逻辑40。监控逻辑40将该校验和传送给主处理器24。主处理器24检查该校验和的正确性并且只要该校验和正确就将被设置用于第一fpga 2的重新编程指令传送给监控逻辑40。监控逻辑40将重新编程指令传送给复位逻辑46。由于获得重新编程指令，复位逻辑46将指令序列发送给第一fpga 2的icap(internal configuration access port(内部配置访问端口))，该指令序列整体上引起：第一fpga 2开启复位、从第一只读存储器4中读取用户比特流并且按照用户比特流中的规定在第一矩阵6上设立用户逻辑。
64.为了更高效地构建对计算机系统32的编程，复位逻辑46还将该校验和存储在第一
只读存储器4中。在稍后获得新的用户比特流的情况下，该复位逻辑将新的用户比特流的校验和与在第一只读存储器4中存储的校验和进行对照，并且在一致时省去对第一fpga 2的重新编程的开启。
65.复位逻辑46还被设立为：在开启复位之前，将至少一个状态数据、尤其是第一fpga 2的总线地址传送给监控逻辑40，以转发给在菊花链中处于上游的配置逻辑。与此相对应地，编程逻辑被设立为：从第二配置逻辑36接收至少一个状态数据并存储所述至少一个状态数据并且在对第二fpga 22的重新编程之后恢复第二fpga 22的通过该状态数据所限定的状态。
66.当然，第一配置逻辑20a的上述功能性中的多个功能性的前提在于：在第一fpga 2上设立第一用户逻辑36a之后，即使对第一用户逻辑36的设立覆盖了第一配置逻辑20a，第一配置逻辑20a也保持被设立。属于所述多个功能性的主要是：将第二fpga 22结合到菊花链中的可能性；以及在按照图5对计算机系统32的编程结束之后对第一fpga 2进行重新编程的可能性。图7和8的图示描绘了保证第一配置逻辑20a留在第一fpga 2上的两种不同的可能性。
67.一种可能性在于：将第一配置逻辑20a集成到第一用户逻辑36a中，如在图7的图示中所示。即，第一用户逻辑36a被设计为使得第一配置逻辑36a是第一用户逻辑36a的功能范围的整体的组成部分，使得在第一矩阵6上设立第一用户逻辑36a时，第一配置逻辑20a虽然被覆盖，但是在设立第一用户逻辑36a的过程中立即重新被设立。可以让对第一用户逻辑36a进行编程的用户负责将第一配置逻辑20a集成到第一用户逻辑36a中。有利地，第一配置逻辑20a作为完成的且能以简单的方式集成到第一用户逻辑36a中的模块被提供给用户。
68.在图8的图示中示出了第二种可能性。在第一fpga 2的第一只读存储器4中设立第一存储插槽50(speicherslot)和与第一存储插槽逻辑上分开的第二存储插槽52。初始比特流12在按照图1来准备第一fpga时被存储在第一存储插槽50中，而且第一fpga 2被设立为：在给第一fpga 2施加供电电压之后，自动从第一存储插槽50中读取比特流并且按照所读取的比特流中的规定在第一矩阵6上设立逻辑电路，使得在启动计算机系统32之后第一配置逻辑20a设立在第一矩阵6上。
69.在本发明的该设计方案中，第一配置逻辑20a被设立为：将从配置软件接收的第一用户比特流34a存储在第二存储插槽52中并且产生指令序列，所述指令序列整体引起：第一fpga 2开启复位、从第二存储插槽52中读取第一用户比特流34a并且按照第一用户比特流34a中的规定在第一矩阵6上设立第一用户逻辑36a。
70.即，第一存储插槽50仅被保留用于保存初始比特流50，使得通过启动计算机系统32来设立第一配置逻辑20a的过程能任意频繁地被重复。本发明的该设计方案的优点在于：该设计方案不需要将第一配置逻辑20a集成到第一用户逻辑36a中。由此，第一，向用户提供在第一矩阵6上用于对第一用户逻辑36a的设计的更多资源，第二，用户可以以预制的第一用户逻辑36a来工作，没有配置逻辑集成到该第一用户逻辑中并且该第一用户逻辑的设计对于用户来说不再能被更改。但是，为了将其它可编程门装置结合到菊花链中，在第一矩阵6上必须至少设立编程逻辑44的功能性，以便将应用数据和用户比特流转发给其它可编程门装置并且从其它可编程门装置接收应用数据和用户比特流。否则，在该设计方案中，只有第三方提供商的唯一的一个可编程门装置能被结合到菊花链中。
71.易于理解的是：结合图7和8所描述的做法能以相同的方式应用于第二fpga 22以及任意的其它结合到菊花链中的可编程门装置。