基于矩量法的超大规模过孔阵列快速仿真方法与流程

本发明属于电磁仿真领域，具体来说是一种基于矩量法的超大规模过孔阵列快速仿真方法。

背景技术：

在高速高频集成电路中，尤其在有超大规模过孔阵列作为芯片版图互联的前提下，可以整版分析各种高速高频信号之间的耦合至关重要。目前传统的eda电磁仿真算法在遇到百万级别过孔阵列情况下，常用两种办法进行处理，第一种，将过孔阵列作为理想过孔简化处理，第二种，根据过孔形状进行剖分，其中前者不能满足精度要求，后者规模太大，导致在现有计算资源下无法仿真。

技术实现要素：

为了克服现有技术中所存在的不足，本发明提供了一种基于矩量法的超大规模过孔阵列快速仿真方法，解决了仿真精度和仿真规模无法兼容考虑的问题，在确保仿真精度的前提下，可以提供更小的内存消耗以及更短的仿真时间。

本发明提供的基于矩量法的超大规模过孔阵列快速仿真方法，包括如下步骤：

步骤s1：生成电磁等价合并过孔模型；

所述步骤s1中，过孔的合并用于维持过孔阵列合并前后的电气特性，和物理版图连接关系；

步骤s2：根据步骤s1，进行矩量法宽频带仿真。

本发明的一个技术方案，进一步设置为，所述步骤s1包括如下子步骤：

步骤s11：过孔信息收集，解析经由电磁仿真软件导出的版图文件，记录每层过孔的物理位置和尺寸信息，设置过孔合并间距阈值l；

步骤s12：电气特性标记，根据所述步骤s11中的过孔的尺寸信息，通过查询仿真工艺文件的信息，标记所有过孔的等效rlc值；

步骤s13：过孔阵列合并，以保持原始版图的连接关系。

本发明的一个技术方案，进一步设置为，所述步骤s13中，将所有过孔往xy方向外扩l，并采用几何合并算法将所有过孔阵列合并成多个多边形过孔，合并之后的多边形过孔与上下层金属取交集。

本发明的一个技术方案，进一步设置为，所述步骤s2得到标准格式s参数，用以快速分析高速高频整版芯片串扰和耦合信息。

本发明的一个技术方案，进一步设置为，所述步骤s2包括如下子步骤：

步骤s21：rlc填矩阵，将带有电磁信息的多边形过孔填入y参数矩阵，并且根据基函数位置决定矩阵位置和方向；

步骤s22：矩阵求解。

本发明的一个技术方案，进一步设置为，所述步骤s22中，将所述步骤s21中的rlc填矩阵内容和矩量法原有矩阵组合，得到y矩阵，利用现有矩量法电磁仿真影响得到求解s参数。

本发明的有益效果至少为：

(1)本发明基于现有的矩量法电磁仿真引擎，开发百万级别过孔快速合并技术，并确保版图连接关系不变，电流流过的路径不变，合并之后过孔电气特性带入电磁仿真引擎，实现从直流到太赫兹的电磁仿真精度。

(2)本发明不仅可以快速实现高速高频整版芯片的耦合串扰分析，并确保精度满足高速模拟电路，射频电路和和毫米波电路设计需要。

(3)本发明提出电磁等价合并模型生成算法，在不损失电磁仿真精度的前提下，可以解决高速高频芯片仿真中上百万级别过孔阵列所带来的求解规模过大问题，从而实现片上全波一体化仿真，快速评估过孔和走线之间场耦合效应。

附图说明

图1为本发明的整体流程示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述，附图中给出了本发明的若干实施例，但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例，相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同；本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明；本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

如图1所示，本发明提供的一种基于矩量法的超大规模过孔阵列快速仿真方法，解决了仿真精度和仿真规模无法兼容考虑的问题，在确保仿真精度的前提下，可以提供更小的内存消耗以及更短的仿真时间。

本发明的工作原理如下：

第一步：电磁仿真模型准备，从芯片设计工具中导出版图文件，包含了金属和过孔层的版图信息；

第二步：仿真工艺文件准备，导入主流工艺文件将主流工艺文件转换成所需格式；

第三步：电磁等价合并过孔模型生成；

第四步：电磁等价合并过孔模型的矩量法宽频带仿真。

本发明的仿真方法包括如下步骤：

步骤s1：生成电磁等价合并过孔模型；

步骤s1中，过孔的合并用于维持过孔阵列合并前后的电气特性，和物理版图连接关系；合并的原则必须确保过孔阵列电气特性不变，并且不影响物理版图连接关系，否则将影响电磁仿真结果。其中前者会导致仿真精度受影响，无法争取考虑电磁耦合效应；后者则完全改变通断关系，从而得到错误仿真结果。

步骤s2：根据步骤s1，进行矩量法宽频带仿真。

具体地，步骤s1包括如下子步骤：

步骤s11：过孔信息收集，解析经由电磁仿真软件导出的版图文件，记录每层过孔的物理位置和尺寸信息，设置过孔合并间距阈值l；

步骤s12：电气特性标记，根据步骤s11中的过孔的尺寸信息，通过查询仿真工艺文件的信息，标记所有过孔的等效rlc值；

步骤s13：过孔阵列合并，以保持原始版图的连接关系。

进一步地，步骤s13中，将所有过孔往xy方向外扩l，并采用几何合并算法将所有过孔阵列合并成多个多边形过孔，合并之后的多边形过孔与上下层金属取交集。

优选地，步骤s2得到标准格式s参数，用以快速分析高速高频整版芯片串扰和耦合信息。

具体地，步骤s2包括如下子步骤：

步骤s21：rlc填矩阵，将带有电磁信息的多边形过孔填入y参数矩阵，并且根据基函数位置决定矩阵位置和方向；假设via_i的符号是sign_i，电阻是ri，电感是li，电容是ci，那么所有穿过via_i的基函数填入矩阵的值yi＝(ri+j*w*li+1/(j*w*ci))*sign_i；

步骤s22：矩阵求解。

进一步地，步骤s22中，将步骤s21中的rlc填矩阵内容和矩量法原有矩阵组合，得到y矩阵，利用现有矩量法电磁仿真影响得到求解s参数。

本发明基于现有的矩量法电磁仿真引擎，开发百万级别过孔快速合并技术，并确保版图连接关系不变，电流流过的路径不变，合并之后过孔电气特性带入电磁仿真引擎，实现从直流到太赫兹的电磁仿真精度。不仅可以快速实现高速高频整版芯片的耦合串扰分析，并确保精度满足高速模拟电路，射频电路和和毫米波电路设计需要。本发明提出电磁等价合并模型生成算法，在不损失电磁仿真精度的前提下，可以解决高速高频芯片仿真中上百万级别过孔阵列所带来的求解规模过大问题，从而实现片上全波一体化仿真，快速评估过孔和走线之间场耦合效应。

以上所述实施例仅表达了本发明的某种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制；应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围；因此，本发明专利的保护范围应以所附权利要求为准。