通讯系统及智能控制器的制作方法

1.本技术涉及工业控制领域，尤指一种通讯系统和一种智能控制器。


背景技术：

2.智能工厂具有信息多源异构、处理任务复杂等特点，需要控制器执行包含控制信号处理、机器视觉识别处理、通信数据分析处理等任务的计算，并将这些计算结果快速反馈给控制决策。为突破智能控制器单站有限资源环境的限制，智能控制器需要由多个功能卡件组成，目前多卡件间无法相互高速高效通信，因此，无法实现智能控制器的控制策略的高效运行。


技术实现要素：

3.本技术提供了一种通讯系统和一种智能控制器，能够提高数据交互的效率。
4.本技术提供的一种通讯系统，包括：
5.用于板卡间进行通讯连接的lvds总线、cpu和fpga芯片；
6.所述fpga芯片设置为将所述lvds总线发送的待接收数据传输到所述cpu，并将所述cpu发送的待发送数据传输到所述lvds总线。
7.一种示例性的实施例中，所述fpga芯片包括接口模块、dma模块和lvds模块；
8.所述dma模块，设置为将所述待发送数据传输到所述lvds模块，以及将所述待接收数据通过所述接口模块传输到所述cpu；
9.所述lvds模块，设置为接收所述待接收数据，对所述待接收数据进行处理后触发所述dma模块进行数据传输；接收所述待发送数据，对所述待发送数据进行处理后发送给所述lvds总线。
10.一种示例性的实施例中，所述fpga芯片包括接口模块、dma模块和lvds模块；
11.所述dma模块，设置为将所述待发送数据传输到所述lvds模块，以及将所述待接收数据通过所述接口模块传输到所述cpu；
12.所述lvds模块，设置为接收所述待接收数据，对所述待接收数据进行处理后触发所述dma模块进行数据传输；接收所述待发送数据，对所述待发送数据进行处理后发送给所述lvds总线。
13.一种示例性的实施例中，所述接口模块包括接口单元、双口ram单元；
14.所述接口单元，设置为将所述cpu的总线接口转换成双口ram接口，以通过所述双口ram接口接收或发送所述待发送数据和所述待接收数据；
15.所述双口ram单元，设置为缓存所述待发送数据和所述待接收数据；
16.所述dma模块将所述待接收数据通过所述接口模块传输到所述cpu，包括：
17.所述dma模块将所述待接收数据通过所述双口ram单元和接口单元传输到所述cpu。
18.一种示例性的实施例中，所述将所述待发送数据传输到所述lvds模块，包括：
19.将所述待发送数据分批传输到所述lvds模块；
20.一种示例性的实施例中，所述将所述待接收数据传输到所述cpu，包括：
21.将所述待接收数据分批传输到所述双口ram单元，再通过所述接口单元传输到所述cpu。
22.一种示例性的实施例中，所述lvds模块包括接口子模块、发送链路子模块和接收链路子模块；
23.所述接口子模块，设置为将所述待发送数据写入所述发送链路子模块中，以及从所述接收链路子模块中读取所述待接收数据；
24.所述发送链路子模块，设置为缓存所述待发送数据，对所述待发送数据进行编码、并串转换后发送到所述lvds总线；接收与所述待发送数据对应的应答报文，将与所述待发送数据对应的应答报文发送给第一数据发送方；
25.所述接收链路子模块，设置为从所述lvds总线接收所述待接收数据，并将所述待接收数据进行串并转换、解码后进行缓存，当接收到全部数据后向第二数据发送方发送应答报文，并触发所述dma模块进行数据传输。
26.一种示例性的实施例中，所述发送链路子模块包括发送缓存子单元、发送控制子单元、发送逻辑子单元、第一线路编码子单元、第一并串转换子单元、接收响应逻辑子单元、第一线路解码子单元、第一串并转换子单元；
27.所述接收链路子模块包括接收缓存子单元、接收控制子单元、接收逻辑子单元、第二线路编码子单元、第二并串转换子单元、发送响应逻辑子单元、第二线路解码子单元、第二串并转换子单元。
28.本技术还提供了一种智能控制器，包括：
29.包括两个或两个以上的板卡；
30.至少两个板卡间使用如下的通信系统进行通信：
31.所述通信系统，包括：
32.用于板卡间进行通讯连接的lvds总线、cpu和fpga芯片；
33.所述fpga芯片设置为将所述lvds总线发送的待接收数据传输到所述cpu，并将所述cpu发送的待发送数据传输到所述lvds总线。
34.一种示例性的实施例中，所述fpga芯片包括接口模块、dma模块和lvds模块；
35.所述dma模块，设置为将所述待发送数据传输到所述lvds模块，以及将所述待接收数据通过所述接口模块传输到所述cpu；
36.所述lvds模块，设置为接收所述待接收数据，对所述待接收数据进行处理后触发所述dma模块进行数据传输；接收所述待发送数据，对所述待发送数据进行处理后发送给所述lvds总线。
37.一种示例性的实施例中，所述接口模块包括接口单元、双口ram单元；
38.所述接口单元，设置为将所述cpu的总线接口转换成双口ram接口，以通过所述双口ram接口接收或发送所述待发送数据和所述待接收数据；
39.所述双口ram单元，设置为缓存所述待发送数据和所述待接收数据；
40.所述dma模块将所述待接收数据通过所述接口模块传输到所述cpu，包括：
41.所述dma模块将所述待接收数据通过所述双口ram单元和接口单元传输到所述
cpu。
42.一种示例性的实施例中，所述将所述待发送数据传输到所述lvds模块，包括：
43.将所述待发送数据分批传输到所述lvds模块；
44.一种示例性的实施例中，所述将所述待接收数据传输到所述cpu，包括：
45.将所述待接收数据分批传输到所述双口ram单元，再通过所述接口单元传输到所述cpu。
46.一种示例性的实施例中，所述lvds模块包括接口子模块、发送链路子模块和接收链路子模块；
47.所述接口子模块，设置为将所述待发送数据写入所述发送链路子模块中，以及从所述接收链路子模块中读取所述待接收数据；
48.所述发送链路子模块，设置为缓存所述待发送数据，对所述待发送数据进行编码、并串转换后发送到所述lvds总线；接收与所述待发送数据对应的应答报文，将与所述待发送数据对应的应答报文发送给第一数据发送方；
49.所述接收链路子模块，设置为从所述lvds总线接收所述待接收数据，并将所述待接收数据进行串并转换、解码后进行缓存，当接收到全部数据后向第二数据发送方发送应答报文，并触发所述dma模块进行数据传输。
50.一种示例性的实施例中，所述发送链路子模块包括发送缓存子单元、发送控制子单元、发送逻辑子单元、第一线路编码子单元、第一并串转换子单元、接收响应逻辑子单元、第一线路解码子单元、第一串并转换子单元；
51.所述接收链路子模块包括接收缓存子单元、接收控制子单元、接收逻辑子单元、第二线路编码子单元、第二并串转换子单元、发送响应逻辑子单元、第二线路解码子单元、第二串并转换子单元。
52.一种示例性的实施例中，当所述智能控制器包括第一板卡、第二板卡和第三板卡时，所述第一板卡为控制器核心板卡；所述第二板卡为机器视觉处理板卡；所述第三板卡为通信板卡。
53.一种示例性的实施例中，所述第一板卡、第二板卡以及第三板卡中的至少两个板卡通过单端信号进行通讯。
54.本技术提供了一种通讯系统和一种智能控制器，能够提高数据交互的效率，从而使得智能控制器能够高效地运行控制策略。
55.本技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本技术而了解。本技术的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
56.附图用来提供对本技术技术方案的理解，并且构成说明书的一部分，与本技术的实施例一起用于解释本技术的技术方案，并不构成对本技术技术方案的限制。
57.图1为本技术实施例的通讯系统的示意图；
58.图2为本技术实施例的智能控制器的示意图；
59.图3为本技术实施例的智能控制器的总体架构图；
60.图4为本技术实施例的板卡间高速通信方案框图；
61.图5为本技术实施例的板卡内高速通信方案框图；
62.图6为本技术实施例的板卡内fpga芯片的lvds逻辑框图；
63.图7为本技术实施例的板卡内部高速通信的软件工作流程。
具体实施方式
64.图1为本技术实施例的通讯系统的示意图，如图1所示，本实施例的通讯系统，包括：
65.用于板卡间进行通讯连接的lvds总线、cpu和fpga芯片；
66.所述fpga芯片设置为将所述lvds总线发送的待接收数据传输到所述cpu，并将所述cpu发送的待发送数据传输到所述lvds总线。
67.一种示例性的实施例中，所述lvds(即低电压差分信号)总线为全双口的lvds总线。cpu为中央处理器，fpga芯片为现场可编程逻辑门阵列芯片。
68.一种示例性的实施例中，cpu和fpga芯片可以位于板卡的内部。
69.一种示例性的实施例中，所述fpga芯片包括接口模块、dma模块和lvds模块；
70.所述dma模块，设置为将所述待发送数据传输到所述lvds模块，以及将所述待接收数据通过所述接口模块传输到所述cpu；
71.所述lvds模块，设置为接收所述待接收数据，对所述待接收数据进行处理后触发所述dma模块进行数据传输；接收所述待发送数据，对所述待发送数据进行处理后发送给所述lvds总线。
72.一种示例性的实施例中，所述接口模块包括接口单元、双口ram单元；
73.所述接口单元，设置为将所述cpu的总线接口转换成双口ram接口，以通过所述双口ram接口接收或发送所述待发送数据和所述待接收数据；
74.所述双口ram单元，设置为缓存所述待发送数据和所述待接收数据；
75.所述dma模块将所述待接收数据通过所述接口模块传输到所述cpu，包括：
76.所述dma模块将所述待接收数据通过所述双口ram单元和接口单元传输到所述cpu。
77.一种示例性的实施例中，所述将所述待发送数据传输到所述lvds模块，包括：
78.将所述待发送数据分批传输到所述lvds模块；
79.一种示例性的实施例中，所述将所述待接收数据传输到所述cpu，包括：
80.将所述待接收数据分批传输到所述双口ram单元，再通过所述接口单元传输到所述cpu。
81.一种示例性的实施例中，所述将所述待发送数据传输到所述lvds模块，可以包括：将所述待发送数据分批传输到所述lvds模块。
82.一种示例性的实施例中，所述将所述待接收数据传输到所述双口ram单元，可以包括：将所述待接收数据分批传输到所述双口ram单元。
83.一种示例性的实施例中，所述lvds模块包括接口子模块、发送链路子模块和接收链路子模块；
84.所述接口子模块，设置为将所述待发送数据写入所述发送链路子模块中，以及从
所述接收链路子模块中读取所述待接收数据；
85.所述发送链路子模块，设置为缓存所述待发送数据，对所述待发送数据进行编码、并串转换后发送到所述lvds总线；接收与所述待发送数据对应的应答报文，将与所述待发送数据对应的应答报文发送给第一数据发送方；
86.所述接收链路子模块，设置为从所述lvds总线接收所述待接收数据，并将所述待接收数据进行串并转换、解码后进行缓存，当接收到全部数据后向第二数据发送方发送应答报文，并触发所述dma模块进行数据传输。
87.一种示例性的实施例中，所述发送链路子模块包括发送缓存子单元、发送控制子单元、发送逻辑子单元、第一线路编码子单元、第一并串转换子单元、接收响应逻辑子单元、第一线路解码子单元、第一串并转换子单元；
88.所述接收链路子模块包括接收缓存子单元、接收控制子单元、接收逻辑子单元、第二线路编码子单元、第二并串转换子单元、发送响应逻辑子单元、第二线路解码子单元、第二串并转换子单元。
89.一种示例性的实施例中，所述通讯系统还可以包括：
90.lvds收发器；所述fpga芯片可以通过所述lvds收发器与所述lvds总线连接。
91.本技术实施例的通讯系统，通过fpga芯片将lvds总线发送的待接收数据传输到所述cpu，并将所述cpu发送的待发送数据传输到所述lvds总线，能够提高数据交互的效率。
92.图2为本技术实施例的智能控制器的示意图，如图2所示，本技术实施例的智能控制器包括：包括两个或两个以上的板卡；至少两个板卡间使用如下通信系统进行通信；
93.所述通信系统包括：用于板卡间进行通讯连接的lvds总线、cpu和fpga芯片；
94.所述fpga芯片设置为将所述lvds总线发送的待接收数据传输到所述cpu，并将所述cpu发送的待发送数据传输到所述lvds总线。
95.一种示例性的实施例中，所述lvds(即低电压差分信号)总线为全双口的lvds总线。cpu为中央处理器，fpga芯片为现场可编程逻辑门阵列芯片。
96.一种示例性的实施例中，cpu和fpga芯片可以位于板卡内部。
97.一种示例性的实施例中，所述fpga芯片包括接口模块、dma模块和lvds模块；
98.所述dma模块，设置为将所述待发送数据传输到所述lvds模块，以及将所述待接收数据通过所述接口模块传输到所述cpu；
99.所述lvds模块，设置为接收所述待接收数据，对所述待接收数据进行处理后触发所述dma模块进行数据传输；接收所述待发送数据，对所述待发送数据进行处理后发送给所述lvds总线。
100.一种示例性的实施例中，所述接口模块包括接口单元、双口ram单元；
101.所述接口单元，设置为将所述cpu的总线接口转换成双口ram接口，以通过所述双口ram接口接收或发送所述待发送数据和所述待接收数据；
102.所述双口ram单元，设置为缓存所述待发送数据和所述待接收数据；
103.所述dma模块将所述待接收数据通过所述接口模块传输到所述cpu，包括：
104.所述dma模块将所述待接收数据通过所述双口ram单元和接口单元传输到所述cpu。
105.板卡内的fpga芯片实现“dma+lvds逻辑”，dma实现数据的自动搬运，lvds逻辑实现
高速全双工通信，板卡cpu可以像读写内存数据一样方便地实现与第三方板卡的数据交互。cpu板卡可以通过全双工的lvds与机器视觉图形板卡进行数据交互，cpu板卡也可以通过全双工的lvds与通信板卡进行数据交互，通信板卡也可以通过全双工的lvds与机器视觉处理板卡进行数据交互，最终实现了三个板卡的数据高速共享，提高了数据交互的效率。
106.一种示例性的实施例中，所述将所述待发送数据传输到所述lvds模块，包括：
107.将所述待发送数据分批传输到所述lvds模块；
108.一种示例性的实施例中，所述将所述待接收数据传输到所述cpu，包括：
109.将所述待接收数据分批传输到所述双口ram单元，再通过所述接口单元传输到所述cpu。
110.一种示例性的实施例中，所述将所述待发送数据传输到所述lvds模块，可以包括：将所述待发送数据分批传输到所述lvds模块。
111.一种示例性的实施例中，所述将所述待接收数据传输到所述双口ram单元，可以包括：将所述待接收数据分批传输到所述双口ram单元。
112.一种示例性的实施例中，所述lvds模块包括接口子模块、发送链路子模块和接收链路子模块；
113.所述接口子模块，设置为将所述待发送数据写入所述发送链路子模块中，以及从所述接收链路子模块中读取所述待接收数据；
114.所述发送链路子模块，设置为缓存所述待发送数据，对所述待发送数据进行编码、并串转换后发送到所述lvds总线；接收与所述待发送数据对应的应答报文，将与所述待发送数据对应的应答报文发送给第一数据发送方；
115.所述接收链路子模块，设置为从所述lvds总线接收所述待接收数据，并将所述待接收数据进行串并转换、解码后进行缓存，当接收到全部数据后向第二数据发送方发送应答报文，并触发所述dma模块进行数据传输。
116.一种示例性的实施例中，所述发送链路子模块包括发送缓存子单元、发送控制子单元、发送逻辑子单元、第一线路编码子单元、第一并串转换子单元、接收响应逻辑子单元、第一线路解码子单元、第一串并转换子单元；
117.所述接收链路子模块包括接收缓存子单元、接收控制子单元、接收逻辑子单元、第二线路编码子单元、第二并串转换子单元、发送响应逻辑子单元、第二线路解码子单元、第二串并转换子单元。
118.一种示例性的实施例中，所述通讯系统还可以包括：
119.lvds收发器；所述fpga芯片可以通过所述lvds收发器与所述lvds总线连接。
120.一种示例性的实施例中，当所述智能控制器包括第一板卡、第二板卡和第三板卡时，所述第一板卡为控制器核心板卡；所述第二板卡为机器视觉处理板卡；所述第三板卡为通信板卡。可以第一板卡、第二板卡、以及第三板卡都通过高速串行总线lvds互联，即cpu核心板卡(即控制器核心板卡)与机器视觉处理板卡、通信板卡间通过高速串行总线lvds(低电压差分信号)互联，实现异构计算中专用功能单元与处理器之间的协同工作。
121.所述第一板卡、第二板卡以及第三板卡中的至少两个板卡通过单端信号进行通讯，以就板卡各模块状态等信息进行交互。
122.本技术实施例的板卡间通过高速串行总线lvds进行全双工通信，板卡内cpu和
fpga间通过板内高速总线连接，提高了数据交互的效率，从而使得智能控制器能够高效地运行控制策略。
123.图3为本技术实施例的智能控制器的总体架构示意图，如图3所示，本实施例的智能控制器包括控制器核心板与机器视觉处理板卡、通信板卡。控制器核心板卡与机器视觉处理板卡之间、以及控制器核心板卡与通信板卡之间通过lvds互联，机器视觉处理板卡与通信板卡之间的通信是可选的通信。板卡间还有单端信号相连，用于模块状态等信息的交互。
124.控制器核心板、机器视觉处理板卡及通信板卡间采用lvds进行通讯，lvds采用点对点的拓扑结构，全双工模式，数据传输速率可达200mbps。lvds通信在物理上为两条独立的传输链路，一条为发送链路，另一条为接收链路。发送链路完成某一板卡向对应板卡发送数据并从发送链路上接收对方传回的接收成功应答的任务；接收链路完成接收对应板卡发送来的数据并从接收链路向对方发送接收成功应答的任务。
125.板卡间高速通信方案框图如图4所示。lvdsa将信息从左发送到右，当机器视觉处理板卡接收到控制器核心板发送的数据后，发送应答信息到lvdsa；lvdsb将信息从右发送到左，当控制器核心板接收到机器视觉处理板卡发送的数据后，发送应答信息到lvdsb；lvdsc将信息从左发送到右，当通信板卡接收到控制器核心板发送的数据后，发送应答信息到lvdsc；lvdsd将信息从右发送到左，当控制器核心板接收到通信板卡发送的数据后，发送应答信息到lvdsd。
126.控制器核心板卡由“cpu+fpga”为核心器件实现，其中cpu负责控制等应用数据的处理，fpga(即上述的fpga芯片)实现对外高速通信功能，cpu和fpga间通过板内高速总线连接。fpga内主要实现“dma+lvds逻辑”，dma实现数据的自动搬运(搬运表示进行数据传输)，lvds逻辑(即上述lvds模块)实现高速全双工通信，板卡cpu通过fpga可以像读写内存数据一样方便地实现与第三方板卡的数据交互。dma进行数据的自动搬运可以释放cpu的算力，让cpu能最大程度地参与专业的控制业务。
127.机器视觉处理板卡、通信板卡的通信部分硬件原理与控制器核心板卡类似。
128.板卡内部高速通信的设计实现如图5所示。控制器核心板由“cpu+fpga”为核心器件实现，其中cpu负责控制等应用数据的处理，fpga实现对外高速通信功能，cpu和fpga间通过板内高速总线连接。fpga内实现“接口+双口ram+dma+lvds”逻辑，接口逻辑及双口ram(即图5中的fifo)把外部cpu的总线接口转换成了带缓存功能的双口ram接口，可以实现数据位宽转换、操作速率转换等。dma调度逻辑中设计有状态机来实现dma操作，把双口ram的数据搬运到lvds逻辑中，以及把lvds逻辑的数据搬到双口ram中，并实现各过程状态管理等。通过fpga，cpu可以像读写内存数据一样方便地实现与第三方板卡的数据交互。
129.fpga内lvds逻辑框图如图6所示。逻辑功能分为三部分，接口模块、发送链路模块、接收链路模块。
130.接口模块实现dma逻辑对lvds逻辑的内部寄存器、发送/接收buffer的读写译码功能，dma通过该接口模块向发送buffer中写入要发送的数据，并从接收buffer中读出接收到的总线数据；同时可通过该功能块控制发送/接收数据并获得发送链路和接收链路的状态。
131.发送链路模块实现将dma写入到发送buffer中的数据发送到总线上并接收对方返回的短应答的功能。发送链路模块内部又分为发送功能块和接收功能块。在dma通过接口传
来发送数据命令时，发送功能块将发送buffer中的数据读出，并按照系统定义的报文格式将发送数据传递给线路编码器(例如8b/10b编码器)，编码转换之后的数据经过并串转换模块串行发送到lvds收发器。数据发送完成后等待接收对方应答报文，当接收功能块上接收到对方应答报文后整个发送过程完成，将发送结果传递给自诊断模块供dma及cpu查询。
132.接收链路模块实现从串行输入链路上接收对方发送来的数据并向对方发送接收成功应答的功能。接收链路内部又分为发送功能块和接收功能块。在串行总线上有数据输入时，接收功能块将串行输入的数据进行串并转换和线路解码器(例如8b/10b解码)之后传递给接收控制模块，接收控制模块将接收到的数据写入到对应的接收buffer中，当接收到完整的报文数据后向对方发送接收成功应答报文，整个接收过程完成，并产生通知信号触发dma模块进行数据搬运。
133.由于板卡间发送方数据发送采用串行连续发送，而且发送方和接收方采用各自独立的时钟进行发送和接收，因此在接收方串行接收时，由于采样始终与发送方的时钟有偏差可能会导致接收方接收错位。为避免此故障，在发送数据帧中均匀插入同步帧，保证接收方每达到一个时钟宽度之前进行采样点的重新定位，例如根据板间晶振最大频率偏差计算选择512字节进行重新同步。
134.板卡内部高速通信的软件工作流程实现如图7所示。
135.cpu通过lvds总线发送数据的流程如下：
136.1)fpga总线接口逻辑(即上述接口模块)初始化完成，收发与板内cpu间的高速内部总线数据。
137.2)cpu通过总线接口填写待发送数据及数据长度给fpga内的发送双口ram。
138.3)fpga内的dma调度逻辑(即上述的dma模块)把需要发送的数据及长度信息搬运给lvds逻辑(即上述的lvds模块)。
139.4)判读dma搬运数据的长度值是否达到cpu填写的发送数据长度值，若是则结束本次dma搬运，否则继续搬运。
140.5)lvds逻辑把数据发送到物理链路(即lvds总线)，实现板间通信。
141.6)判读lvds逻辑发送数据是否完成，若是则结束本次发送数据操作并填写自诊断信息，若不是，则跳转到第5步继续执行。
142.cpu读取lvds总线数据的流程如下：
143.1)板间通信，lvds逻辑接收物理链路数据，接收完成后产生通知信号给dma逻辑。
144.2)dma调度逻辑把接收的lvds数据及长度信息搬运到接收双口ram中。
145.3)判读dma搬运数据的长度值是否达到lvds逻辑接收数据的长度值，若是则结束本次dma搬运，否则继续搬运。
146.4)cpu通过总线接口从fpga内的接收双口ram中读取到相应长度的数据。
147.本技术实施例的智能控制器中的cpu核心板卡与机器视觉处理板卡、通信板卡间通过高速串行总线lvds互联，实现异构计算中专用功能单元与处理器之间的协同工作。板卡内fpga实现“dma+lvds逻辑”，dma实现数据的自动搬运，lvds逻辑实现高速全双工通信，板卡cpu通过fpga可以像读写内存数据一样方便地实现与第三方板卡的数据交互。cpu板卡可以通过全双工的lvds与机器视觉处理板卡进行数据交互，cpu板卡也可以通过全双工的lvds与通信板卡进行数据交互，通信板卡也可以通过全双工的lvds与机器视觉处理板卡进
行数据交互，最终实现了三个板卡的数据高速共享，提高了数据交互的效率。
148.本技术描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本技术所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
149.本技术包括并设想了与本领域普通技术人员已知的特征和元件的组合。本技术已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本技术中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
150.此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本技术实施例的精神和范围内。
151.本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于ram、rom、eeprom、闪存或其他存储器技术、cd-rom、数字多功能盘(dvd)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。