存储器带宽监测可扩展计数器的制作方法

1.本发明的领域总体上关于计算机架构，并且更具体地关于分配共享资源。


背景技术：

2.多核处理器中的处理器核可使用共享系统资源，诸如，高速缓存(例如，末级高速缓存或llc)、系统存储器、输入/输出(i/o设备)和互连。提供给应用的服务的质量会由于对这些或其他共享资源的争用而降级和/或不可预测。
3.一些处理器包括诸如来自英特尔公司的资源调配技术(rdt)之类的技术，这些技术实现对诸如llc和存储器带宽之类的共享资源如何正由在处理器上执行的不同应用使用的可见性和/或对其控制。例如，此类技术可供系统软件监测资源使用，将不同量的资源分配到不同应用，和/或限制或以其他方式控制对资源的访问。
附图说明
4.在所附附图中以示例方式而非限制方式来图示本发明，在附图中，类似的附图标记指示类似的要素，并且其中：
5.图1是根据实施例的处理器或芯片上系统的框图；
6.图2a和图2b是根据实施例的支持和细节检测的表示；
7.图3a是根据实施例的系统的框图；
8.图3b是根据实施例的系统的框图；
9.图3c图示根据实施例的方法；
10.图4a是图示根据实施例的通用向量友好指令格式及其a类指令模板的框图；
11.图4b是图示根据实施例的通用向量友好指令格式及其b类指令模板的框图；
12.图5a是图示根据实施例的示例性专用向量友好指令格式的框图；
13.图5b是图示根据实施例的构成完整操作码字段的具有专用向量友好指令格式的字段的框图；
14.图5c是图示根据实施例的构成寄存器索引字段的具有专用向量友好指令格式的字段的框图；
15.图5d是图示根据实施例的构成扩充操作字段的具有专用向量友好指令格式的字段的框图；
16.图6是根据实施例的寄存器架构的框图；
17.图7a是图示根据实施例的示例性有序流水线以及示例性寄存器重命名的、乱序发布/执行流水线两者的框图；
18.图7b是图示根据实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核两者的框图；
19.图8a是根据实施例的单个处理器核以及它与管芯上互连网络的连接及其第二级(l2)高速缓存的本地子集的框图；
20.图8b是根据实施例的图8a中的处理器核的一部分的展开图；
21.图9是根据实施例的可具有多于一个的核、可具有集成存储器控制器、并且可具有集成图形器件的处理器的框图；
22.图10示出根据实施例的系统的框图；
23.图11是根据实施例的第一更具体的示例性系统的框图；
24.图12是根据实施例的第二更具体的示例性系统的框图；
25.图13是根据实施例的芯片上系统(soc)的框图；以及
26.图14是根据实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。
具体实施方式
27.在下列描述中，阐述了众多特定细节。然而，应当理解，实施例可在没有这些特定细节的情况下实施。在其他实例中，未详细示出公知的电路、结构和技术，以免使对本描述的理解模糊。
28.说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用指示所描述的实施例可包括特定的特征、结构或特性，但是并非每个实施例都一定包括该特定的特征、结构或特性。而且，此类短语不一定是指同一实施例。进一步地，当结合实施例来描述特定的特征、结构或特性时，认为结合无论是否被明确描述的其他实施例来实施此类特征、结构或特性均落在本领域技术人员的知识范围之内。
29.如在本说明书和权利要求书中所使用，并且除非以其他方式指定，否则对用于描述要素的序数形容词“第一”、“第二”、“第三”等的使用仅仅指示正在引用要素的特定实例或类似要素的不同实例，并且不旨在暗示如此描述的这些要素在时间上、空间上、按等级或按任何其他方式必须按照特定的顺序。另外，如在实施例的描述中所使用，在多个项之间的“/”字符可意指所描述的内容可包括第一项和/或第二项(和/或任何其他附加项)，或者可使用、利用和/或根据第一项和/或第二项(和/或任何其他附加项)来实现。
30.此外，术语“位”、“标志”、“字段”、“条目”、“指示符”等可用于描述无论是以硬件还是以软件实现的、任何类型或内容的寄存器、表、数据库或其他数据结构中的存储位置，但是这些术语不旨在将实施例限于任何特定类型的存储位置或任何特定存储位置内的任何特定数量的位或其他元素。例如，术语“位”可用于指代寄存器内的位的位置和/或被存储在或要被存储在该位的位置中的数据。术语“清除”可用于指示将逻辑值0存储在存储位置中，或以其他方式使逻辑值0存储在存储位置中；并且术语“置位”可用于指示将逻辑值1、全1或某个其他指定值存储在存储位置中，或以其他方式使逻辑值1、全1或某个其他指定值存储在存储位置中；然而，这些术语不旨在将实施例限于任何特定的逻辑约定，因为任何逻辑约定可在实施例中使用。
31.在本说明书及其附图中，术语“线程”和/或标记为“线程”的块可意指和/或表示可在核上、由核和/或向核执行、运行、处理、创建、创建、指派等的应用、软件线程、进程、虚拟机、容器等。
32.术语“核”可意指任何处理器或执行核，如本说明书及其附图中所描述和/或所图示和/或如本领域中已知的，并且术语“处理器核”、“执行核”和“核”旨在是同义的。术语“非
核”可意指在处理器或芯片上系统(soc)中/上但不在核内的任何电路、逻辑、子系统等(例如，集成存储器控制器(imc)、功率管理单元、性能监测单元、系统和/或i/o控制器等)，如本说明书及其附图中所描述和/或所图示和/或如本领域中已知的(例如，按照名称非核、系统代理等)。然而，在说明书和附图中对术语核和非核的使用并不限制任何电路、硬件、结构等的位置，因为电路、硬件、结构等的位置在各实施例中可有所不同。
33.例如，术语“msr”可用作型号或机器专用寄存器的首字母缩略词，但更一般地可用于指代和/或表示一个或多个寄存器或存储位置，这些寄存器或存储位置中的一个或多个可以在核中，这些寄存器或存储位置中的一个或多个可以在非核中，等等。如下文所述，实施例中所包括的msr可以对应于用于对处理器性能进行控制和报告、处置系统相关的功能等的任何一个或多个型号专用寄存器、机器专用寄存器等。因此，对包括msr的实施例的描述可以不限于使用如所描述的msr；实施例可附加地或替代地使用任何其他存储以用于控制、配置、状态等信息。在各实施例中，msr(或msr的任何集合或子集)可由应用和/或用户级软件访问或可能无法由应用和/或用户级软件访问。在各实施例中，msr(或msr的任何集合或子集)可以在核内和/或可由核访问(核范围)，在非核内和/或可由多于一个的核访问(封装范围)。
34.术语“服务质量”(或qos)可用于意指或包括在本说明书中提及的和/或在本领域中已知的、对于单独线程、线程组(包括所有线程)、(多个)线程的类型的服务质量的任何衡量，包括性能、可预测性等的衡量和/或与性能、可预测性等有关的衡量。术语“存储器带宽监测”(或mbm)可用于指用于监测存储器带宽使用的技术或技术的使用(mbm还可用于指用于如下文所述执行存储器带宽监测的存储器带宽监测器、硬件/固件/软件)。术语“存储器带宽分配”(或mba)可用于指用于分配存储器带宽和/或所分配的、所提供的、可用的等、或要分配的等存储器带宽的量的技术或技术的使用。
35.图1是系统100的框图，该系统100是包括处理器/soc 102且在其中所分配的共享资源可以是(例如，在末级高速缓存(llc)与存储器之间的)存储器带宽的实施例。在实施例中，llc可被制造在与处理器/soc 102相同的衬底(例如，半导体芯片或管芯、soc等)上，并且存储器可以在一个或多个分开的衬底上和/或在与包含共享llc的封装分开的一个或多个封装中；然而，在各实施例中，共享资源(例如，高速缓存和/或存储器)和使用方(例如，核和/或线程)在衬底、小芯片、多芯片模块、封装等中/上的任何布置和/或整合是可能的。
36.图1示出在核110中/上的线程112、114。llc 130和存储器140可由线程112和114共享，并且可由核110及其线程通过第二级(l2)高速缓存120来访问。实施例可包括具有任何架构的任何数量的核(例如，实施例可包括具有含不同架构的核的异构处理器或系统)，其中每个核具有任何数量的线程(例如，实施例可包括具有和/或支持第一数量的线程的第一核以及具有和/或支持第二(其可以与第一不同)数量的线程的第二核)。
37.图1还示出msr 106，该msr 106可与任何一个或多个型号专用寄存器、机器专用寄存器等对应，它们中的一些可专用于处理器或处理器架构(例如，64和/或ia32)，并且它们中的一些可以在下文更具体地描述。例如，msr 106可包括一个或多个平台qos寄存器(pqr)，这些pqr中的每一个可编程/配置为与线程相关联(例如，针对每个线程的一个核范围的pqr、以及针对其他核中的每个逻辑处理器的其他核范围的pqr)。每个此类pqr还可由软件利用服务类(clos或cos)来编程，以与对应的线程相关联且根据已知技术被使用
(例如，被用作rdt资源控制标签)和/或如下文所述被使用。
38.图1还示出速率限制器150，其可以是可编程的。实施例可包括任何数量的核内的、或非核内的任何数量的速率限制器。在实施例中，速率限制器可例如通过以下方式来限制由对应的核和/或线程对资源(例如，存储器带宽)的使用：基于时间、基于信用评定(crediting)方案等限制由核/线程对资源的访问。在实施例中，可使用扼制技术以在(大于第一时段的)第二时段内的一个或多个第一时段期间限制或阻止访问，而在第二时段的其余时间允许或提供访问。实施例可提供访问可被限制/阻止所按照的各种粒度，例如，实施例可提供扼制粒度10％，使得速率限制器可执行扼制以将mba降低到全容量的90％、80％、70％等中的任一个。
39.在实施例中，例如，在其中核通过网格互连(在该网格互连上，可使用信用评定方案来管理或控制消息收发)被连接的实施例中，可使用信用评定方案来限制核能够将诸如存储器访问请求之类的消息向存储器控制器传递所按照的速率。在这些和/或其他实施例中，如对于实施例中所包括的任何电路成立的那样，执行速率限制的电路可被集成到处理器的其他电路中或与处理器的其他电路集成，但是在概念上可被表示为图中的分开的块，该处理器的其他电路诸如在核与连接至集成存储器控制器的网格之间的接口中或该接口处的电路(例如，通过与其他核相关联的此类接口间接地)。
40.在这些实施例中和/或在其他实施例中，如上文所描述的扼制粒度可出于配置目的而被提供，并且可使用基于时间、信用数量等来对该粒度进行近似的控制机制而被应用。在实施例中，速率限制设置(例如，扼制级别、延迟值)可通过配置或msr被应用于线程或核，这些msr可由系统软件配置成用于将线程或核映射至clos，以及将clos映射至速率限制设置。例如，可通过将线程映射至clos的第一msr(例如，ia32_pqr_assoc)并通过将clos映射至延迟值的第二msr(例如，ia32_l2_qos_ext_thrtl_n)来应用扼制。
41.在实施例中，可由速率选择器160利用(例如，速率限制、扼制级别或延迟值的)设置来设置速率限制器和/或向速率限制器提供(例如，速率限制、扼制级别或延迟值的)设置。像针对速率限制器的情况中一样，实施例可包括任何数量的速率选择器。在实施例中，速率选择器可包括电路和/或其他硬件，该电路和/或硬件可由软件和/或固件配置，由软件和/或固件编程，和/或与软件和/或固件一起使用,和/或替代于软件和/或固件。
42.在实施例中，速率选择器可包括提供用于确定其相关联的核/线程是否正在过度利用存储器带宽的监测能力(下文进一步描述)的硬件、固件和/或软件、和/或提供用于针对正在过度使用带宽或正消耗比它们被分配的更少的核/线程设置并调整速率限制的速率设置能力的硬件和/或软件。例如，如果来自监测能力的测量指示存储器带宽需求高于所规定的存储器带宽需求，则第一mba速率设置可被选择，其中，第一mab速率设置受限，并且比第二mba速率设置(例如，不受限的、未扼制的)慢，该第二mba速率设置能以其他方式被选择和/或使用。
43.在实施例中，设置(例如，延迟值)针对每个线程和/或针对每个核(例如，取决于速率限制器的放置)可以是可确定和/或可选择的。实施例可提供针对每个线程和针对每个核确定和/或选择设置，并且可提供可编程性以供软件从多种方法中选择以基于所确定的/所期望的逐线程设置选择逐核设置。例如，逐核设置可以是用于核中的任何核的最大所确定的/所期望的逐线程设置(例如，max(delayvalue(clos[thread0]),delayvalue(clos
[thread1])))、用于核中的任何核的最小所确定的/所期望的逐线程设置(例如，min(delayvalue(clos[thread0]),delayvalue(clos[thread1])))。此类实施例可提供默认值(例如，最大值)。
[0044]
在实施例中，速率选择器可以是反馈环路的部分，该反馈环路包括从速率限制器的下游(即，比速率限制器更远离源)的点到速率选择器的输入。例如，速率选择器可接收来自llc与存储器之间的接口和/或与该接口有关的输入，如图1中所示。
[0045]
在图1中，速率选择器160包括存储器带宽监测器(mbm)162,该mbm 162(例如，使用实现对llc和/或存储器带宽如何正由在处理器上执行的不同应用使用的可见性的技术，诸如，rdt)监测针对每个线程和/或针对每个核的存储器带宽需求和/或使用的指示符，诸如，llc高速缓存未命中率。mbm 162可将该信息提供给控制器164。控制器164可使用该信息以及带宽设置点以确定速率限制166，该速率限制166被提供给速率限制器以便如上文所述地使用。
[0046]
mbm及其使用在上文中被描述为示例；然而，根据实施例的mbm及其使用不限于以上描述。
[0047]
在实施例中，存储器带宽监测器和/或存储器带宽监测器可包括和/或使用一个或多个mbm计数器，用于在测量或估计存储器带宽需求和/或使用时被使用。例如，一个或多个mbm计数器可用于对llc未命中(例如，需求和预取)计数，其中，每个llc未命中可以是(例如，对备份动态随机存取存储器(dram)、双倍数据速率(ddr)存储器、或三维交叉点(3dxp)存储器的)存储器访问已发生和/或正在发生和/或将发生的指示。一个或多个mbm计数器可对一个或多个类别的llc未命中计数，这一个或多个类别的llc未命中诸如总计(例如，所有未命中通过/根据存储器层次结构中的下一较高(例如，更远离请求方的)级别被满足/完成或要被满足/完成)、局部(例如，未命中通过/根据非统一存储器架构中的局部存储器被满足/完成或要被满足/完成)等。在实施例中，软件可从msr(例如，ia32_qm_ctr)读取mbm计数器值。
[0048]
针对每个时间段所计数的事件(llc未命中)的数量可被用于表示存储器带宽需求/使用(直接地或间接地，例如，至封装外存储器的带宽可通过总计未命中的计数减局部未命中的计数来表示)。然而，被计数的或期望被计数的事件的数量可能超出固定尺寸的计数器的最大可能的计数。因此，实施例提供(例如，具有可变尺寸的，如下文所描述，该可变尺寸可由软件检测)可扩展计数器，该可扩展计数器可比具有固定的计数器尺寸(例如，24位)的方式更如人意，具有固定计数器尺寸的方式要求(例如，以1hz频率)对计数器轮询/采样，以试图在不大于计数器的一个翻转/溢出之后(例如，基于最大理论带宽)检取/捕获计数。实施例也可供计数器指示翻转/上溢是否已发生。因此，实施例可精巧地处置未来系统中增加的存储器带宽能力。
[0049]
实施例和/或实施例的特征(包括处理器中的取决于能力和平台/系统的细节)的可用性可使用例如在图2a和图2b中详述的处理器标识指令被枚举、检测和/或发现。
[0050]
如图2a中所示，响应于指令(例如，在x86处理器中，利用eax＝07h且ecx＝00h来执行的cpuid指令)，处理器寄存器(例如，ebx)可返回关于监测能力(例如，rdt监测)是否被支持的指示(例如，在位12中)。
[0051]
对实施例的支持的进一步细节也可利用指令(例如，利用eax＝0fh且ecx＝00h来
执行的cpuid指令)来检测/枚举，该指令返回所支持资源位向量(例如，在edx位31:1中)和最大rmid值(例如，在ebx位31:0中)。所支持资源位向量指示什么资源被支持。例如，edx位1中的值1指示llc(例如，第三级或l3高速缓存)监测被支持。最大rmid值指示针对每个插槽可用的rmid的最大数量。
[0052]
对实施例的支持的进一步细节和实施例的细节还可利用指令(例如，利用eax＝0fh且ecx＝01h来执行的cpuid指令，其中，ecx中的值01h可被定义为用于llc监测特征的资源标识符，其与如上文所描述的所支持资源位向量中的用于llc监测的位的位置对应)来检测/枚举，该指令返回最高rmid值(例如，在ecx位31:0中)、事件类型位掩码(例如，在edx位31:0中)、转换因子(例如，在ebx位31:0中)、以及可扩展mbm计数器信息(例如，在eax中)。最高rmid值指示所支持的rmid的基于零的范围(例如，对于24个核且其中针对每个核有8个rmid的情况，返回值191)。事件类型位掩码指示对于该资源什么事件被支持。例如，edx位0中的值1指示llc占用监测被支持，edx位1中的值1指示llc总带宽监测被支持，并且edx位2中的值1指示llc局部带宽监测被支持。转换(放大)因子指示可被用于与来自mbm计数器(例如，ia32_qm_ctr)的数据(例如，计数)相乘以将该数据转换为按字节计的mbm度量(例如，放大为总存储器通信量＝总高速缓存集合*高速缓存行尺寸)的值。
[0053]
在实施例中，例如在图2b中所示，所返回的可扩展mbm计数器信息(例如，在eax中)可包括计数器宽度偏移(例如，在位7:0中)和溢出支持指示符(例如，位8)。计数器宽度偏移可指示从最小宽度/尺寸(例如，24位)的偏移。例如，计数器宽度偏移值0h可指示mbm计数器宽度是24位，计数器宽度偏移值1h可指示mbm计数器宽度是25位，计数器宽度偏移值08h可指示mbm计数器宽度是32位，计数器宽度偏移值25h可指示mbm计数器宽度是61位，等等。溢出支持指示符可指示(例如，如果其值为1)对mbm计数器溢出的指示的支持(例如，ia32_qm_ctr msr中的位61)。
[0054]
实施例可包括mbm计数器选入饱和，对其的支持可使用指令(例如，cpuid)来枚举。如果被支持，则软件可选入(例如，通过对msr中的mbm计数器饱和启用位编程)以将mbm计数器配置为饱和(即，填充到其最大值)而不是翻转。
[0055]
图3a是包括实施例的多个方面的系统300的框图。系统300包括软件310、核320、以及高速缓存-归属地代理(cha)330。软件310可表示操作系统(os)。核320可与如上文所述的核110对应。
[0056]
核320可包括微代码322、第二级高速缓存324、寄存器326和msr 328。寄存器326可表示通过其根据实施例的mbm可扩展计数器特征(包括计数器宽度和溢出(of)支持指示符)的细节可(例如，响应于cpuid指令)被返回到软件310的寄存器(例如，eax)。msr 328可表示通过其软件310可对mbm计数器的计数/数据检取所指定的rmid、溢出(of)指示符、不可用(u)指示符、和/或错误(e)指示符的msr(例如，ia32_qm_ctr)。of指示符可指示计数器已溢出，u指示符可指示针对所指定的rmid的所监测的数据(计数)不可用，并且e指示符可指示错误(例如，软件已配置不被支持的rmid或事件类型)。
[0057]
cha 330可包括llc 332(例如，l3高速缓存)和用于执行资源分配(例如，利用clos)和/或监测(例如，高速缓存监测技术(cmt)和/或mbm)的硬件/固件334。
[0058]
图3b是包括实施例的多个方面的系统340的框图。系统340包括软件342、寄存器344和寄存器346。软件342可与图3a中的软件342对应。寄存器344可表示要由软件342编程
以指定要被监测的rmid 344a和事件id 344b且针对其寄存器346要返回计数器数据346a的msr(例如，ia32_qosevtsel)。寄存器346可表示与图3a中的寄存器328对应的msr(例如，ia32_qmc)。
[0059]
图3c图示根据实施例的方法。在325中，可(例如，由软件使用cpuid)监测对mbm特征(所支持的rmid的数量、所支持的事件代码(例如，局部、总计等)、放大因子等)的硬件支持。
[0060]
在354中，从第一核中的第二寄存器提供与可用于表示计数器的位的数量对应的第二值。例如，(例如，由软件使用cpuid)检测mbm计数器宽度并检测溢出指示符是否被提供。
[0061]
在356中，rmid(以及clos值，如果需要)可(例如，通过软件向各自都处于核范围的msr c8fh处的一个或多个pqr写入)被编程。
[0062]
在358中，可基于计数器宽度确定mbm计数器采样/轮询频率，使得在计数器溢出或翻转之前(或者如果需要，在计数器再次溢出或翻转之前)，计数可被检取。
[0063]
在360中，可将存储器带宽监测器编程为供计数响应于达到最大值饱和而不是翻转。
[0064]
在362中，将要由多个处理器核中的第一核执行的多个线程中的第一线程的第一标识符以及在第一核上的第一线程的执行期间要由带宽监测硬件监测的事件的第二标识符存储在第一核中的第一寄存器中，其中，第二标识符的第一值与对由多个处理器核共享的高速缓存的未命中对应。例如，(例如，用于被监测的线程的)rmid以及事件id(例如，用于llc总带宽的02h、用于llc局部带宽的03h)(例如，通过os向ia32_qm_evtsel msr写入)被编程。
[0065]
在364中，从第一核中的第三寄存器提供事件的发生的计数以及用于指示计数是否达到能够由位的数量表示的最大计数的指示符。其他信息可被包括。例如，(例如，由监测硬件在ia32_qm_ctr msr中向os)提供对应的计数器数据、用于指示溢出是否发生的指示符、用于指示数据是否可用的指示符、和/或用于指示错误是否发生的指示符。
[0066]
在实施例中，软件如所需般频繁/经常地(例如，基于计数器宽度)重复被表示为迭代通过rmid和事件id以检取用于表示许多不同的运行线程的不同rmid的数据的动作。所检取的数据可被转换(例如，使用转换/放大因子)，被用于实现mba，和/或以任何所述的方式被使用。附加描述
[0067]
下文描述用于支持系统、处理器和仿真的机制，包括指令集。例如，下文描述的内容详述根据实施例的可以在核中使用的指令执行的方面，包括各种流水线级，诸如取出、解码、调度、执行、引退等。
[0068]
不同附图可以示出实施例的对应方面。例如，图1中的框中的任一个和/或图1中的框可对应于其他附图中的框。进一步对于示例，图1中的表示核的框可以对应于其他附图中(诸如在根据实施例的系统的框图中)的任一幅中的表示核的框。由此，由该系统级框图表示的实施例可以包括其他附图中示出的框中的任一个以及在对那些其他附图的描述中的细节中的任一个。相同情况对于描绘soc、多核处理器等的附图也是成立的。指令集
[0069]
指令集可包括一种或多种指令格式。给定的指令格式可定义各种字段(例如，位的数量、位的位置)以指定将要执行的操作(例如，操作码)以及将对其执行该操作的(多个)操作数和/或(多个)其他数据字段(例如，掩码)，等等。通过指令模板(或子格式)的定义来进一步分解一些指令格式。例如，可将给定指令格式的指令模板定义为具有该指令格式的字段(所包括的字段通常按照相同顺序，但是至少一些字段具有不同的位的位置，因为较少的字段被包括)的不同子集，和/或定义为具有以不同方式进行解释的给定字段。由此，isa的每一条指令使用给定的指令格式(并且如果经定义，则按照该指令格式的指令模板中的给定的一个指令模板)来表达，并包括用于指定操作和操作数的字段。例如，示例性add(加法)指令具有特定的操作码和指令格式，该特定的指令格式包括用于指定该操作码的操作码字段和用于选择操作数(源1/目的地以及源2)的操作数字段；并且该add指令在指令流中出现可在操作数字段中具有选择特定操作数的特定的内容。已经推出和/或发布了被称为高级向量扩展(avx)(avx1和avx2)和利用向量扩展(vex)编码方案的单指令多数据(simd)扩展集(参见例如2014年9月的64和ia-32架构软件开发者手册；并且参见2014年10月的高级向量扩展编程参考)。示例性指令格式
[0070]
本文中所描述的(多条)指令的实施例能以不同的格式体现。另外，在下文中详述示例性系统、架构和流水线。(多条)指令的实施例可在此类系统、架构和流水线上执行，但是不限于详述的那些系统、架构和流水线。
[0071]
通用向量友好指令格式
[0072]
向量友好指令格式是适于向量指令(例如，存在专用于向量操作的特定字段)的指令格式。尽管描述了其中通过向量友好指令格式支持向量和标量操作两者的实施例，但是替代实施例仅使用具有向量友好指令格式的向量操作。
[0073]
图4a-图4b是图示根据实施例的通用向量友好指令格式及其指令模板的框图。图4a是图示根据实施例的通用向量友好指令格式及其a类指令模板的框图；而图4b是图示根据实施例的通用向量友好指令格式及其b类指令模板的框图。具体地，示出通用向量友好指令格式1100，针对其定义a类和b类指令模板，这两者都包括无存储器访问1105的指令模板和存储器访问1120的指令模板。在向量友好指令格式的上下文中的术语“通用”是指不束缚于任何特定指令集的指令格式。
[0074]
尽管将描述其中向量友好指令格式支持以下情况的实施例：64字节向量操作数长度(或尺寸)与32位(4字节)或64位(8字节)数据元素宽度(或尺寸)(并且由此，64字节向量由16个双字尺寸的元素组成，或者替代地由8个四字尺寸的元素组成)；64字节向量操作数长度(或尺寸)与16位(2字节)或8位(1字节)数据元素宽度(或尺寸)；32字节向量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)或8位(1字节)数据元素宽度(或尺寸)；以及16字节向量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)、或8位(1字节)数据元素宽度(或尺寸)；但是替代实施例可支持更大、更小和/或不同的向量操作数尺寸(例如，256字节向量操作数)与更大、更小或不同的数据元素宽度(例如，128位(16字节)数据元素宽度)。
[0075]
图4a中的a类指令模板包括：1)在无存储器访问1105的指令模板内，示出无存储器访问的完全舍入控制型操作1110的指令模板、以及无存储器访问的数据变换型操作1115的
指令模板；以及2)在存储器访问1120的指令模板内，示出存储器访问的时效性1125的指令模板和存储器访问的非时效性1130的指令模板。图4b中的b类指令模板包括：1)在无存储器访问1105的指令模板内，示出无存储器访问的写掩码控制的部分舍入控制型操作1112的指令模板以及无存储器访问的写掩码控制的vsize型操作1117的指令模板；以及2)在存储器访问1120的指令模板内，示出存储器访问的写掩码控制1127的指令模板。
[0076]
通用向量友好指令格式1100包括以下列出的按照在图4a-4b中图示的顺序的如下字段。
[0077]
格式字段1140——该字段中的特定值(指令格式标识符值)唯一地标识向量友好指令格式，并且由此标识指令在指令流中以向量友好指令格式出现。由此，该字段对于仅具有通用向量友好指令格式的指令集是不需要的，在这个意义上该字段是任选的。
[0078]
基础操作字段1142——其内容区分不同的基础操作。
[0079]
寄存器索引字段1144——其内容直接或者通过地址生成来指定源或目的地操作数在寄存器中或者在存储器中的位置。这些字段包括足够数量的位以从pxq(例如，32x512、16x128、32x1024、64x1024)寄存器堆中选择n个寄存器。尽管在一个实施例中n可多达三个源寄存器和一个目的地寄存器，但是替代实施例可支持更多或更少的源和目的地寄存器(例如，可支持多达两个源，其中这些源中的一个源还用作目的地；可支持多达三个源，其中这些源中的一个源还用作目的地；可支持多达两个源和一个目的地)。
[0080]
修饰符(modifier)字段1146——其内容将指定存储器访问的以通用向量指令格式出现的指令与不指定存储器访问的以通用向量指令格式出现的指令区分开；即在无存储器访问1105的指令模板与存储器访问1120的指令模板之间进行区分。存储器访问操作从存储器层次结构读取和/或写入到存储器层次结构(在一些情况下，使用寄存器中的值来指定源和/或目的地地址)，而非存储器访问操作不这样(例如，源和/或目的地是寄存器)。尽管在一个实施例中，该字段还在三种不同的方式之间选择以执行存储器地址计算，但是替代实施例可支持更多、更少或不同的方式来执行存储器地址计算。
[0081]
扩充操作字段1150——其内容区分除基础操作以外还要执行各种不同操作中的哪一个操作。该字段是针对上下文的。在一个实施例中，该字段被分成类字段1168、α字段1152和β字段1154。扩充操作字段1150允许在单条指令而非2条、3条或4条指令中执行多组共同的操作。
[0082]
比例字段1160——其内容允许用于存储器地址生成(例如，用于使用(2
比例
*索引+基址)的地址生成)的索引字段的内容的按比例缩放。
[0083]
位移字段1162a——其内容用作存储器地址生成的一部分(例如，用于使用(2
比例
*索引+基址+位移)的地址生成)。
[0084]
位移因数字段1162b(注意，位移字段1162a直接在位移因数字段1162b上的并置指示使用一个或另一个)——其内容用作地址生成的一部分；它指定将按比例缩放存储器访问的尺寸(n)的位移因数——其中n是存储器访问中的字节数量(例如，用于使用(2
比例
*索引+基址+按比例缩放的位移)的地址生成)。忽略冗余的低阶位，并且因此将位移因数字段的内容乘以存储器操作数总尺寸(n)以生成将在计算有效地址中使用的最终位移。n的值由处理器硬件在运行时基于完整操作码字段1174(稍后在本文中描述)和数据操纵字段1154c确定。位移字段1162a和位移因数字段1162b不用于无存储器访问1105的指令模板和/或不同
的实施例可实现这两者中的仅一个或不实现这两者中的任一个，在这个意义上，位移字段1162a和位移因数字段1162b是任选的。
[0085]
数据元素宽度字段1164——其内容区分将使用多个数据元素宽度中的哪一个(在一些实施例中用于所有指令；在其他实施例中只用于指令中的一些指令)。如果支持仅一个数据元素宽度和/或使用操作码的某一方面来支持数据元素宽度，则该字段是不需要的，在这个意义上，该字段是任选的。
[0086]
写掩码字段1170——其内容逐数据元素位置地控制目的地向量操作数中的数据元素位置是否反映基础操作和扩充操作的结果。a类指令模板支持合并-写掩码，而b类指令模板支持合并-写掩码和归零-写掩码两者。当合并时，向量掩码允许在执行(由基础操作和扩充操作指定的)任何操作期间保护目的地中的任何元素集免于更新；在一个实施例中，保持其中对应掩码位具有0的目的地的每一元素的旧值。相反，当归零时，向量掩码允许在执行(由基础操作和扩充操作指定的)任何操作期间使目的地中的任何元素集归零；在一个实施例中，目的地的元素在对应掩码位具有0值时被设为0。该功能的子集是控制正被执行的操作的向量长度的能力(即，从第一个到最后一个正被修改的元素的跨度)，然而，被修改的元素不一定要是连续的。由此，写掩码字段1170允许部分向量操作，这包括加载、存储、算术、逻辑等。尽管描述了其中写掩码字段1170的内容选择了多个写掩码寄存器中的包含要使用的写掩码的一个写掩码寄存器(并且由此，写掩码字段1170的内容间接地标识要执行的掩码)的实施例，但是替代实施例替代地或附加地允许掩码写字段1170的内容直接指定要执行的掩码。
[0087]
立即数字段1172——其内容允许对立即数的指定。该字段在实现不支持立即数的通用向量友好格式中不存在且在不使用立即数的指令中不存在，在这个意义上，该字段是任选的。
[0088]
类字段1168——其内容在不同类的指令之间进行区分。参考图4a-图4b，该字段的内容在a类和b类指令之间进行选择。在图4a-图4b中，圆角方形用于指示特定的值存在于字段中(例如，在图4a-图4b中分别用于类字段1168的a类1168a和b类1168b)。a类指令模板
[0089]
在a类非存储器访问1105的指令模板的情况下，α字段1152被解释为其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的舍入型操作1110和无存储器访问的数据变换型操作1115的指令模板分别指定舍入1152a.1和数据变换1152a.2)的rs字段1152a，而β字段1154区分要执行所指定类型的操作中的哪一种。在无存储器访问1105的指令模板中，比例字段1160、位移字段1162a和位移比例字段1162b不存在。无存储器访问的指令模板——完全舍入控制型操作
[0090]
在无存储器访问的完全舍入控制型操作1110的指令模板中，β字段1154被解释为其(多个)内容提供静态舍入的舍入控制字段1154a。尽管在所述实施例中舍入控制字段1154a包括抑制所有浮点异常(sae)字段1156和舍入操作控制字段1158，但是替代实施例可将这两个概念支持到同一字段中(例如，可将这两个概念编码为同一字段)，或仅具有这些概念/字段中的一个或另一个(例如，可仅具有舍入操作控制字段1158)。
[0091]
sae字段1156——其内容区分是否禁用异常事件报告；当sae字段1156的内容指示启用抑制时，给定的指令不报告任何种类的浮点异常标志，并且不唤起任何浮点异常处置
程序。
[0092]
舍入操作控制字段1158——其内容区分要执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入以及就近舍入)。由此，舍入操作控制字段1158允许逐指令地改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的一个实施例中，舍入操作控制字段1158的内容覆盖(override)该寄存器值。无存储器访问的指令模板－数据变换型操作
[0093]
在无存储器访问的数据变换型操作1115的指令模板中，β字段1154被解释为数据变换字段1154b，其内容区分要执行多个数据变换中的哪一个(例如，无数据变换、混合、广播)。
[0094]
在a类存储器访问1120的指令模板的情况下，α字段1152被解释为驱逐提示字段1152b，其内容区分要使用驱逐提示中的哪一个(在图4a中，对于存储器访问时效性1125的指令模板和存储器访问非时效性1130的指令模板分别指定时效性的1152b.1和非时效性的1152b.2)，而β字段1154被解释为数据操纵字段1154c，其内容区分要执行多个数据操纵操作(也称为基元(primitive))中的哪一个(例如，无操纵、广播、源的向上转换以及目的地的向下转换)。存储器访问1120的指令模板包括比例字段1160，并任选地包括位移字段1162a或位移比例字段1162b。
[0095]
向量存储器指令使用转换支持来执行来自存储器的向量加载以及向存储器的向量存储。如同寻常的向量指令，向量存储器指令以数据元素式的方式从/向存储器传输数据，其中实际被传输的元素由被选为写掩码的向量掩码的内容规定。存储器访问的指令模板——时效性的
[0096]
时效性的数据是可能足够快地被重新使用以从高速缓存操作受益的数据。然而，这是提示，并且不同的处理器能以不同的方式实现它，包括完全忽略该提示。存储器访问的指令模板——非时效性的
[0097]
非时效性的数据是不太可能足够快地被重新使用以从第一级高速缓存中的高速缓存操作受益且应当被给予驱逐优先级的数据。然而，这是提示，并且不同的处理器能以不同的方式实现它，包括完全忽略该提示。b类指令模板
[0098]
在b类指令模板的情况下，α字段1152被解释为写掩码控制(z)字段1152c，其内容区分由写掩码字段1170控制的写掩码应当是合并还是归零。
[0099]
在b类非存储器访问1105的指令模板的情况下，β字段1154的一部分被解释为rl字段1157a，其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的写掩码控制部分舍入控制类型操作1112的指令模板和无存储器访问的写掩码控制vsize型操作1117的指令模板分别指定舍入1157a.1和向量长度(vsize)1157a.2)，而β字段1154的其余部分区分要执行所指定类型的操作中的哪一种。在无存储器访问1105的指令模板中，比例字段1160、位移字段1162a和位移比例字段1162b不存在。
[0100]
在无存储器访问的写掩码控制部分舍入控制型操作1110的指令模板中，β字段1154的其余部分被解释为舍入操作字段1159a，并且禁用异常事件报告(给定的指令不报告任何种类的浮点异常标志，并且不唤起任何浮点异常处置程序)。
[0101]
舍入操作控制字段1159a——正如舍入操作控制字段1158，其内容区分要执行一
组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入以及就近舍入)。由此，舍入操作控制字段1159a允许逐指令地改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的一个实施例中，舍入操作控制字段1159a的内容覆盖该寄存器值。
[0102]
在无存储器访问的写掩码控制vsize型操作1117的指令模板中，β字段1154的其余部分被解释为向量长度字段1159b，其内容区分要执行多个数据向量长度中的哪一个(例如，128字节、256字节或512字节)。
[0103]
在b类存储器访问1120的指令模板的情况下，β字段1154的一部分被解释为广播字段1157b，其内容区分是否要执行广播型数据操纵操作，而β字段1154的其余部分被解释为向量长度字段1159b。存储器访问1120的指令模板包括比例字段1160，并任选地包括位移字段1162a或位移比例字段1162b。
[0104]
针对通用向量友好指令格式1100，示出完整操作码字段1174包括格式字段1140、基础操作字段1142和数据元素宽度字段1164。尽管示出了其中完整操作码字段1174包括所有这些字段的一个实施例，但是在不支持所有这些字段的实施例中，完整操作码字段1174包括少于所有的这些字段。完整操作码字段1174提供操作代码(操作码)。
[0105]
扩充操作字段1150、数据元素宽度字段1164和写掩码字段1170允许逐指令地以通用向量友好指令格式指定这些特征。
[0106]
写掩码字段和数据元素宽度字段的组合创建各种类型的指令，因为这些指令允许基于不同的数据元素宽度应用该掩码。
[0107]
在a类和b类内出现的各种指令模板在不同的情形下是有益的。在一些实施例中，不同处理器或处理器内的不同核可支持仅a类、仅b类、或者可支持这两类。举例而言，旨在用于通用计算的高性能通用乱序核可仅支持b类，旨在主要用于图形和/或科学(吞吐量)计算的核可仅支持a类，并且旨在用于通用计算和图形和/或科学(吞吐量)计算两者的核可支持a类和b类两者(当然，具有来自这两类的模板和指令的一些混合、但是并非来自这两类的所有模板和指令的核在本发明的范围内)。同样，单个处理器可包括多个核，这多个核全部都支持相同的类，或者其中不同的核支持不同的类。举例而言，在具有单独的图形核和通用核的处理器中，图形核中的旨在主要用于图形和/或科学计算的一个核可仅支持a类，而通用核中的一个或多个可以是具有旨在用于通用计算的仅支持b类的乱序执行和寄存器重命名的高性能通用核。不具有单独的图形核的另一处理器可包括既支持a类又支持b类的一个或多个通用有序或乱序核。当然，在不同实施例中，来自一类的特征也可在其他类中实现。将使以高级语言编写的程序成为(例如，jit编译或静态编译)各种不同的可执行形式，这些可执行形式包括：1)仅具有由用于执行的目标处理器支持的(多个)类的指令的形式；或者2)具有替代例程并具有控制流代码的形式，该替代例程使用所有类的指令的不同组合来编写，该控制流代码选择这些例程以基于由当前正在执行代码的处理器支持的指令来执行。示例性专用向量友好指令格式
[0108]
图5a是图示根据实施例的示例性专用向量友好指令格式的框图。图5a示出专用向量友好指令格式1200，其指定各字段的位置、尺寸、解释和次序、以及那些字段中的一些字段的值，在这个意义上，该专用向量友好指令格式1200是专用的。专用向量友好指令格式1200可用于扩展x86指令集，并且由此字段中的一些字段与如在现有的x86指令集及其扩展(例如，avx)中所使用的那些字段类似或相同。该格式保持与具有扩展的现有x86指令集的
前缀编码字段、实操作码字节字段、mod r/m字段、sib字段、位移字段和立即数字段一致。图示来自图4a-图4b的字段，来自图5a的字段映射到来自图4a-图4b的字段。
[0109]
应当理解，虽然出于说明的目的在通用向量友好指令格式1100的上下文中参考专用向量友好指令格式1200描述了实施例，但是本发明不限于专用向量友好指令格式1200，除非另有声明。例如，通用向量友好指令格式1100构想了各种字段的各种可能的尺寸，而专用向量友好指令格式1200示出为具有特定尺寸的字段。作为具体示例，尽管在专用向量友好指令格式1200中数据元素宽度字段1164被图示为一位字段，但是本发明不限于此(即，通用向量友好指令格式1100构想数据元素宽度字段1164的其他尺寸)。
[0110]
专用向量友好指令格式1200包括以下列出的按照图5a中图示的顺序的如下字段。
[0111]
evex前缀1202(字节0-3)——以四字节形式进行编码。
[0112]
格式字段1140(evex字节0，位[7:0])——第一字节(evex字节0)是格式字段1140，并且它包含0x62(在一个实施例中，为用于区分向量友好指令格式的唯一值)。
[0113]
第二－第四字节(evex字节1-3)包括提供专用能力的多个位字段。
[0114]
rex字段1205(evex字节1，位[7-5])——由evex.r位字段(evex字节1，位[7]
–
r)、evex.x位字段(evex字节1，位[6]
–
x)以及(evex.b位字段evex字节1，位[5]
–
b)组成。evex.r、evex.x和evex.b位字段提供与对应的vex位字段相同的功能，并且使用1补码的形式进行编码，即zmm0被编码为1111b，zmm15被编码为0000b。这些指令的其他字段对如在本领域中已知的寄存器索引的较低三个位(rrr、xxx和bbb)进行编码，由此可通过对evex.r、evex.x和evex.b相加来形成rrrr、xxxx和bbbb。
[0115]
rex’字段1210——这是rex’字段1210的第一部分，并且是用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的evex.r’位字段(evex字节1，位[4]
–
r’)。在一个实施例中，该位与以下指示的其他位一起以位反转的格式存储以(在公知x86的32位模式下)与bound指令进行区分，该bound指令的实操作码字节是62，但是在mod r/m字段(在下文中描述)中不接受mod字段中的值11；替代实施例不以反转的格式存储该指示的位以及以下其他指示的位。值1用于对较低16个寄存器进行编码。换句话说，通过组合evex.r’、evex.r以及来自其他字段的其他rrr来形成r’rrrr。
[0116]
操作码映射字段1215(evex字节1，位[3:0]
–
mmmm)——其内容对隐含的前导操作码字节(0f、0f 38或0f 3)进行编码。
[0117]
数据元素宽度字段1164(evex字节2，位[7]
–
w)——由记号evex.w表示。evex.w用于定义数据类型(32位数据元素或64位数据元素)的粒度(尺寸)。
[0118]
evex.vvvv 1220(evex字节2，位[6:3]-vvvv)——evex.vvvv的作用可包括如下：1)evex.vvvv对以反转(1补码)形式指定的第一源寄存器操作数进行编码，并且对具有两个或更多个源操作数的指令有效；2)evex.vvvv对针对特定向量位移以1补码的形式指定的目的地寄存器操作数进行编码；或者3)evex.vvvv不对任何操作数进行编码，该字段被预留，并且应当包含1111b。由此，evex.vvvv字段1220对以反转(1补码)的形式存储的第一源寄存器指定符的4个低阶位进行编码。取决于该指令，额外不同的evex位字段用于将指定符尺寸扩展到32个寄存器。
[0119]
evex.u 1168类字段(evex字节2，位[2]-u)——如果evex.u＝0，则它指示a类或evex.u0；如果evex.u＝1，则它指示b类或evex.u1。
[0120]
前缀编码字段1225(evex字节2，位[1:0]-pp)——提供了用于基础操作字段的附加位。除了对以evex前缀格式的传统sse指令提供支持以外，这也具有压缩simd前缀的益处(evex前缀仅需要2位，而不是需要字节来表达simd前缀)。在一个实施例中，为了支持使用以传统格式和以evex前缀格式两者的simd前缀(66h、f2h、f3h)的传统sse指令，将这些传统simd前缀编码成simd前缀编码字段；并且在运行时在被提供给解码器的可编程逻辑阵列(pla)之前被扩展成传统simd前缀，因此，在无需修改的情况下，pla既可执行传统格式的这些传统指令又可执行evex格式的这些传统指令。虽然较新的指令可将evex前缀编码字段的内容直接用作操作码扩展，但是为了一致性，特定实施例以类似的方式扩展，但允许由这些传统simd前缀指定的不同含义。替代实施例可重新设计pla以支持2位simd前缀编码，并且由此不需要扩展。
[0121]
α字段1152(evex字节3，位[7]
–
eh，也称为evex.eh、evex.rs、evex.rl、evex.写掩码控制、以及evex.n；也以α图示)——如先前所述，该字段是针对上下文的。
[0122]
β字段1154(evex字节3，位[6:4]-sss，也称为evex.s
2-0
、evex.r
2-0
、evex.rr1、evex.ll0、evex.llb，还以βββ图示)——如前所述，此字段是针对上下文的。
[0123]
rex’字段1210——这是rex’字段的其余部分，并且是可用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的evex.v’位字段(evex字节3，位[3]
–v’
)。该位以位反转的格式存储。值1用于对较低16个寄存器进行编码。换句话说，通过组合evex.v’、evex.vvvv来形成v’vvvv。
[0124]
写掩码字段1170(evex字节3，位[2:0]-kkk)——其内容指定写掩码寄存器中的寄存器的索引，如先前所述。在一个实施例中，特定值evex.kkk＝000具有暗示没有写掩码用于特定指令的特殊行为(这能以各种方式实现，包括使用硬连线到所有对象的写掩码或绕过掩码硬件的硬件来实现)。
[0125]
实操作码字段1230(字节4)还被称为操作码字节。操作码的一部分在该字段中被指定。
[0126]
mod r/m字段1240(字节5)包括mod字段1242、reg字段1244和r/m字段1246。如先前所述的，mod字段1242的内容将存储器访问操作和非存储器访问操作区分开。reg字段1244的作用可被归结为两种情形：对目的地寄存器操作数或源寄存器操作数进行编码；或者被视为操作码扩展，并且不用于对任何指令操作数进行编码。r/m字段1246的作用可包括如下：对引用存储器地址的指令操作数进行编码；或者对目的地寄存器操作数或源寄存器操作数进行编码。
[0127]
比例、索引、基址(sib)字节(字节6)——如先前所述的，sib 1250的内容用于存储器地址生成。sib.xxx 1254和sib.bbb 1256——先前已经针对寄存器索引xxxx和bbbb提及了这些字段的内容。
[0128]
位移字段1162a(字节7-10)——当mod字段1242包含10时，字节7-10是位移字段1162a，并且它与传统32位位移(disp32)一样地工作，并且以字节粒度工作。
[0129]
位移因数字段1162b(字节7)——当mod字段1242包含01时，字节7是位移因数字段1162b。该字段的位置与以字节粒度工作的传统x86指令集8位位移(disp8)的位置相同。由于disp8是符号扩展的，因此它仅能在-128和127字节偏移之间寻址；在64字节高速缓存行的方面，disp8使用可被设为仅四个真正有用的值-128、-64、0和64的8位；由于常常需要更
大的范围，所以使用disp32；然而，disp32需要4个字节。与disp8和disp32对比，位移因数字段1162b是disp8的重新解释；当使用位移因数字段1162b时，通过将位移因数字段的内容乘以存储器操作数访问的尺寸(n)来确定实际位移。该类型的位移被称为disp8*n。这减小了平均指令长度(单个字节用于位移，但具有大得多的范围)。此类经压缩的位移假设有效位移是存储器访问的粒度的倍数，并且由此地址偏移的冗余低阶位不需要被编码。换句话说，位移因数字段1162b替代传统x86指令集8位位移。由此，位移因数字段1162b以与x86指令集8位位移相同的方式被编码(因此，在modrm/sib编码规则中没有变化)，唯一的不同在于，将disp8超载至disp8*n。换句话说，在编码规则或编码长度方面没有变化，而仅在有硬件对位移值的解释方面有变化(这需要将位移按比例缩放存储器操作数的尺寸以获得字节式地址偏移)。立即数字段1172如先前所述地操作。完整操作码字段
[0130]
图5b是图示根据一个实施例的构成完整操作码字段1174的具有专用向量友好指令格式1200的字段的框图。具体地，完整操作码字段1174包括格式字段1140、基础操作字段1142和数据元素宽度(w)字段1164。基础操作字段1142包括前缀编码字段1225、操作码映射字段1215和实操作码字段1230。寄存器索引字段
[0131]
图5c是图示根据一个实施例的构成寄存器索引字段1144的具有专用向量友好指令格式1200的字段的框图。具体地，寄存器索引字段1144包括rex字段1205、rex’字段1210、modr/m.reg字段1244、modr/m.r/m字段1246、vvvv字段1220、xxx字段1254和bbb字段1256。扩充操作字段
[0132]
图5d是图示根据一个实施例的构成扩充操作字段1150的具有专用向量友好指令格式1200的字段的框图。当类(u)字段1168包含0时，它表明evex.u0(a类1168a)；当它包含1时，它表明evex.u1(b类1168b)。当u＝0且mod字段1242包含11(表明无存储器访问操作)时，α字段1152(evex字节3，位[7]
–
eh)被解释为rs字段1152a。当rs字段1152a包含1(舍入1152a.1)时，β字段1154(evex字节3，位[6:4]
–
sss)被解释为舍入控制字段1154a。舍入控制字段1154a包括一位sae字段1156和两位舍入操作字段1158。当rs字段1152a包含0(数据变换1152a.2)时，β字段1154(evex字节3，位[6:4]
–
sss)被解释为三位数据变换字段1154b。当u＝0且mod字段1242包含00、01或10(表明存储器访问操作)时，α字段1152(evex字节3，位[7]
–
eh)被解释为驱逐提示(eh)字段1152b，并且β字段1154(evex字节3，位[6:4]
–
sss)被解释为三位数据操纵字段1154c。
[0133]
当u＝1时，α字段1152(evex字节3，位[7]
–
eh)被解释为写掩码控制(z)字段1152c。当u＝1且mod字段1242包含11(表明无存储器访问操作)时，β字段1154的一部分(evex字节3，位[4]
–
s0)被解释为rl字段1157a；当它包含1(舍入1157a.1)时，β字段1154的其余部分(evex字节3，位[6-5]
–s2-1
)被解释为舍入操作字段1159a，而当rl字段1157a包含0(vsize 1157.a2)时，β字段1154的其余部分(evex字节3，位[6-5]-s
2-1
)被解释为向量长度字段1159b(evex字节3，位[6-5]
–
l
1-0
)。当u＝1且mod字段1242包含00、01或10(表明存储器访问操作)时，β字段1154(evex字节3，位[6:4]
–
sss)被解释为向量长度字段1159b(evex字节3，位[6-5]
–
l
1-0
)和广播字段1157b(evex字节3，位[4]
–
b)。示例性寄存器架构
[0134]
图6是根据一个实施例的寄存器架构1300的框图。在所图示的实施例中，有32个512位宽的向量寄存器1310；这些寄存器被引用为zmm0到zmm31。较低的16个zmm寄存器的较低阶256个位覆盖(overlay)在寄存器ymm0-16上。较低的16个zmm寄存器的较低阶128个位(ymm寄存器的较低阶128个位)覆盖在寄存器xmm0-15上。专用向量友好指令格式1200对这些被覆盖的寄存器堆操作，如在以下表格中所图示。
[0135]
换句话说，向量长度字段1159b在最大长度与一个或多个其他较短长度之间进行选择，其中每一个此类较短长度是前一长度的一半，并且不具有向量长度字段1159b的指令模板在最大向量长度上操作。此外，在一个实施例中，专用向量友好指令格式1200的b类指令模板对紧缩或标量单/双精度浮点数据以及紧缩或标量整数数据操作。标量操作是对zmm/ymm/xmm寄存器中的最低阶数据元素位置执行的操作；取决于实施例，较高阶数据元素位置要么保持与在指令之前相同，要么归零。
[0136]
写掩码寄存器1315——在所图示的实施例中，存在8个写掩码寄存器(k0至k7)，每一写掩码寄存器的尺寸是64位。在替代实施例中，写掩码寄存器1315的尺寸是16位。如先前所述，在一个实施例中，向量掩码寄存器k0无法用作写掩码；当将正常指示k0的编码用作写掩码时，它选择硬连线的写掩码0xffff，从而有效地禁止写掩码用于那条指令。
[0137]
通用寄存器1325——在所示出的实施例中，有十六个64位通用寄存器，这些寄存器与现有的x86寻址模式一起使用以对存储器操作数寻址。这些寄存器通过名称rax、rbx、rcx、rdx、rbp、rsi、rdi、rsp以及r8到r15来引用。
[0138]
标量浮点栈寄存器堆(x87栈)1345，在其上面重叠了mmx紧缩整数平坦寄存器堆1350——在所图示的实施例中，x87栈是用于使用x87指令集扩展来对32/64/80位浮点数据执行标量浮点操作的八元素栈；而使用mmx寄存器来对64位紧缩整数数据执行操作，以及为在mmx与xmm寄存器之间执行的一些操作保存操作数。
[0139]
替代实施例可以使用更宽的或更窄的寄存器。另外，替代实施例可以使用更多、更少或不同的寄存器堆和寄存器。
[0140]
示例性核架构、处理器和计算机架构
[0141]
处理器核能以不同方式、出于不同的目的、在不同的处理器中实现。例如，此类核的实现可以包括：1)旨在用于通用计算的通用有序核；2)旨在用于通用计算的高性能通用乱序核；3)旨在主要用于图形和/或科学(吞吐量)计算的专用核。不同处理器的实现可包括：1)cpu，其包括旨在用于通用计算的一个或多个通用有序核和/或旨在用于通用计算的一个或多个通用乱序核；以及2)协处理器，其包括旨在主要用于图形和/或科学(吞吐量)的一个或多个专用核。此类不同的处理器导致不同的计算机系统架构，这些计算机系统架构可包括：1)在与cpu分开的芯片上的协处理器；2)在与cpu相同的封装中但在分开的管芯上的协处理器；3)与cpu在相同管芯上的协处理器(在该情况下，此类协处理器有时被称为专用逻辑或被称为专用核，该专用逻辑诸如，集成图形和/或科学(吞吐量)逻辑)；以及4)芯片上系统，其可以将所描述的cpu(有时被称为(多个)应用核或(多个)应用处理器)、以上描述的协处理器和附加功能包括在同一管芯上。接着描述示例性核架构，随后描述示例性处理器和计算机架构。示例性核架构有序和乱序核框图
[0142]
图7a是图示根据实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线的框图。图7b是示出根据实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核的框图。图7a-图7b中的实线框图示有序流水线和有序核，而虚线框的任选增加图示寄存器重命名的、乱序发布/执行流水线和核。考虑到有序方面是乱序方面的子集，将描述乱序方面。
[0143]
在图7a中，处理器流水线1400包括取出级1402、长度解码级1404、解码级1406、分配级1408、重命名级1410、调度(也被称为分派或发布)级1412、寄存器读取/存储器读取级1414、执行级1416、写回/存储器写入级1418、异常处置级1422和提交级1424。
[0144]
图7b示出处理器核1490，该处理器核1490包括前端单元1430，该前端单元1430耦合到执行引擎单元1450，并且前端单元1430和执行引擎单元1450两者都耦合到存储器单元1470。核1490可以是精简指令集计算(risc)核、复杂指令集计算(cisc)核、超长指令字(vliw)核、或混合或替代的核类型。作为又一选项，核1490可以是专用核，诸如例如，网络或通信核、压缩引擎、协处理器核、通用计算图形处理单元(gpgpu)核、图形核，等等。
[0145]
前端单元1430包括分支预测单元1432，该分支预测单元1432耦合到指令高速缓存单元1434，该指令高速缓存单元1434耦合到指令转换后备缓冲器(tlb)单元1436，该指令转换后备缓冲器单元1436耦合到指令取出单元1438，该指令取出单元1438耦合到解码单元1440。解码单元1440(或解码器)可对指令解码，并且生成从原始指令解码出的、或以其他方式反映原始指令的、或从原始指令导出的一个或多个微操作、微代码进入点、微指令、其他指令、或其他控制信号作为输出。解码单元1440可使用各种不同的机制来实现。合适机制的示例包括但不限于，查找表、硬件实现方式、pla、微代码只读存储器(rom)等。在一个实施例中，核1490包括存储用于某些宏指令的微代码的微代码rom或其他介质(例如，在解码单元1440中，或以其他方式在前端单元1430内)。解码单元1440耦合到执行引擎单元1450中的重命名/分配器单元1452。
[0146]
执行引擎单元1450包括重命名/分配器单元1452，该重命名/分配器单元1452耦合
到引退单元1454和一个或多个调度器单元的集合1456。(多个)调度器单元1456表示任何数量的不同调度器，包括预留站、中央指令窗等。(多个)调度器单元1456耦合到(多个)物理寄存器堆单元1458。(多个)物理寄存器堆单元1458中的每一个物理寄存器堆单元表示一个或多个物理寄存器堆，其中不同的物理寄存器堆存储一种或多种不同的数据类型，诸如，标量整数、标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点，状态(例如，作为要执行的下一条指令的地址的指令指针)等等。在一个实施例中，(多个)物理寄存器堆单元1458包括向量寄存器单元、写掩码寄存器单元和标量寄存器单元。这些寄存器单元可以提供架构向量寄存器、向量掩码寄存器和通用寄存器。(多个)物理寄存器堆单元1458由引退单元1454重叠，以图示可实现寄存器重命名和乱序执行的各种方式(例如，使用(多个)重排序缓冲器和(多个)引退寄存器堆；使用(多个)未来文件、(多个)历史缓冲器、(多个)引退寄存器堆；使用寄存器映射和寄存器池，等等)。引退单元1454和(多个)物理寄存器堆单元1458耦合到(多个)执行集群1460。(多个)执行集群1460包括一个或多个执行单元的集合1462以及一个或多个存储器访问单元的集合1464。执行单元1462可执行各种操作(例如，移位、加法、减法、乘法)并可对各种数据类型(例如，标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点)执行。尽管一些实施例可以包括专用于特定功能或功能集合的多个执行单元，但是其他实施例可包括仅一个执行单元或全都执行所有功能的多个执行单元。(多个)调度器单元1456、(多个)物理寄存器堆单元1458和(多个)执行集群1460示出为可能有多个，因为某些实施例为某些类型的数据/操作创建分开的流水线(例如，标量整数流水线、标量浮点/紧缩整数/紧缩浮点/向量整数/向量浮点流水线，和/或各自具有其自身的调度器单元、(多个)物理寄存器堆单元和/或执行集群的存储器访问流水线——并且在分开的存储器访问流水线的情况下，实现其中仅该流水线的执行集群具有(多个)存储器访问单元1464的某些实施例)。还应当理解，在使用分开的流水线的情况下，这些流水线中的一个或多个可以是乱序发布/执行，并且其余流水线可以是有序的。
[0147]
存储器访问单元的集合1464耦合到存储器单元1470，该存储器单元1470包括数据tlb单元1472，该数据tlb单元1472耦合到数据高速缓存单元1474，该数据高速缓存单元1474耦合到第二级(l2)高速缓存单元1476。在一个示例性实施例中，存储器访问单元1464可包括加载单元、存储地址单元和存储数据单元，其中的每一个均耦合到存储器单元1470中的数据tlb单元1472。指令高速缓存单元1434还耦合到存储器单元1470中的第二级(l2)高速缓存单元1476。l2高速缓存单元1476耦合到一个或多个其他级别的高速缓存，并最终耦合到主存储器。
[0148]
作为示例，示例性寄存器重命名的乱序发布/执行核架构可如下所述地实现流水线1400：1)指令取出1438执行取出级1402和长度解码级1404；2)解码单元1440执行解码级1406；3)重命名/分配器单元1452执行分配级1408和重命名级1410；4)(多个)调度器单元1456执行调度级1412；5)(多个)物理寄存器堆单元1458和存储器单元1470执行寄存器读取/存储器读取级1414；执行集群1460执行执行级1416；6)存储器单元1470和(多个)物理寄存器堆单元1458执行写回/存储器写入级1418；7)各单元可牵涉到异常处置级1422；以及8)引退单元1454和(多个)物理寄存器堆单元1458执行提交级1424。
[0149]
核1490可支持一个或多个指令集(例如，x86指令集(具有已与较新版本一起添加的一些扩展)；加利福尼亚州桑尼维尔市的mips技术公司的mips指令集；加利福尼亚州桑尼
维尔市的arm控股公司的arm指令集(具有诸如neon的任选的附加扩展))，其中包括本文中描述的(多条)指令。在一个实施例中，核1490包括用于支持紧缩数据指令集扩展(例如，avx1、avx2)的逻辑，由此允许使用紧缩数据来执行由许多多媒体应用使用的操作。
[0150]
应当理解，核可支持多线程化(执行两个或更多个并行的操作或线程的集合)，并且可以按各种方式来完成该多线程化，各种方式包括时分多线程化、同时多线程化(其中单个物理核为物理核正在同时多线程化的线程中的每一个线程提供逻辑核)、或其组合(例如，时分取出和解码以及此后的诸如超线程化技术中的同时多线程化)。
[0151]
尽管在乱序执行的上下文中描述了寄存器重命名，但应当理解，可以在有序架构中使用寄存器重命名。尽管所图示的处理器的实施例还包括分开的指令和数据高速缓存单元1434/1474以及共享的l2高速缓存单元1476，但是替代实施例可以具有用于指令和数据两者的单个内部高速缓存，诸如例如，第一级(l1)内部高速缓存或多个级别的内部高速缓存。在一些实施例中，该系统可包括内部高速缓存和在核和/或处理器外部的外部高速缓存的组合。或者，所有高速缓存都可以在核和/或处理器的外部。具体的示例性有序核架构
[0152]
图8a-图8b图示更具体的示例性有序核架构的框图，该核将是芯片中的若干逻辑块(包括相同类型和/或不同类型的其他核)中的一个逻辑块。取决于应用，逻辑块通过高带宽互连网络(例如，环形网络)与一些固定的功能逻辑、存储器i/o接口和其他必要的i/o逻辑进行通信。
[0153]
图8a是根据实施例的单个处理器核以及它至管芯上互连网络1502的连接及其第二级(l2)高速缓存的本地子集1504的框图。在一个实施例中，指令解码器1500支持具有紧缩数据指令集扩展的x86指令集。l1高速缓存1506允许对进入标量和向量单元中的、对高速缓存存储器的低等待时间访问。尽管在一个实施例中(为了简化设计)，标量单元1508和向量单元1510使用分开的寄存器集合(分别为标量寄存器1512和向量寄存器1514)，并且在这些寄存器之间传输的数据被写入到存储器，并随后从第一级(l1)高速缓存1506读回，但是替代实施例可以使用不同的方法(例如，使用单个寄存器集合或包括允许数据在这两个寄存器堆之间传输而无需被写入和读回的通信路径)。
[0154]
l2高速缓存的本地子集1504是全局l2高速缓存的一部分，该全局l2高速缓存被划分成多个分开的本地子集，每个处理器核一个本地子集。每个处理器核具有到其自身的l2高速缓存的本地子集1504的直接访问路径。由处理器核读取的数据被存储在其l2高速缓存子集1504中，并且可以与其他处理器核访问其自身的本地l2高速缓存子集并行地被快速访问。由处理器核写入的数据被存储在其自身的l2高速缓存子集1504中，并在必要的情况下从其他子集转储清除。环形网络确保共享数据的一致性。环形网络是双向的，以允许诸如处理器核、l2高速缓存和其他逻辑块之类的代理在芯片内彼此通信。每个环形数据路径为每个方向1012位宽。
[0155]
图8b是根据实施例的图8a中的处理器核的一部分的展开图。图8b包括l1数据高速缓存1506a作为l1高速缓存1506的部分，以及关于向量单元1510和向量寄存器1514的更多细节。具体地，向量单元1510是16宽向量处理单元(vpu)(见16宽alu 1528)，该单元执行整数、单精度浮点以及双精度浮点指令中的一个或多个。该vpu通过混合单元1520支持对寄存器输入的混合，通过数值转换单元1522a-b支持数值转换，并且通过复制单元1524支持对存
储器输入的复制。写掩码寄存器1526允许掩蔽所得的向量写入。
[0156]
图9是根据实施例的可具有多于一个的核、可具有集成存储器控制器、以及可具有集成图形器件的处理器1600的框图。图9中的实线框图示具有单个核1602a、系统代理单元1610、一个或多个总线控制器单元的集合1616的处理器1600，而虚线框的任选增加图示具有多个核1602a-n、系统代理单元1610中的一个或多个集成存储器控制器单元的集合1614以及专用逻辑1608的替代处理器1600。
[0157]
因此，处理器1600的不同实现可包括：1)cpu，其中专用逻辑1608是集成图形和/或科学(吞吐量)逻辑(其可包括一个或多个核)，并且核1602a-n是一个或多个通用核(例如，通用有序核、通用乱序核、这两者的组合)；2)协处理器，其中核1602a-n是旨在主要用于图形和/或科学(吞吐量)的大量专用核；以及3)协处理器，其中核1602a-n是大量通用有序核。因此，处理器1600可以是通用处理器、协处理器或专用处理器，诸如例如，网络或通信处理器、压缩引擎、图形处理器、gpgpu(通用图形处理单元)、高吞吐量的集成众核(mic)协处理器(包括30个或更多核)、嵌入式处理器，等等。该处理器可以被实现在一个或多个芯片上。处理器1600可以是一个或多个基板的一部分，和/或可使用多种工艺技术(诸如例如，bicmos、cmos、或nmos)中的任何技术被实现在一个或多个基板上。
[0158]
存储器层次结构包括核内的一个或多个级别的高速缓存、一个或多个共享高速缓存单元的集合1606、以及耦合到集成存储器控制器单元的集合1614的外部存储器(未示出)。共享高速缓存单元的集合1606可包括一个或多个中间级别的高速缓存，诸如，第二级(l2)、第三级(l3)、第四级(l4)或其他级别的高速缓存、末级高速缓存(llc)和/或以上各项的组合。虽然在一个实施例中，基于环的互连单元1612将专用逻辑1608(集成图形逻辑是其示例，并且在本文中也被称为专用逻辑)、共享高速缓存单元的集合1606以及系统代理单元1610/(多个)集成存储器控制器单元1614互连，但是替代实施例可使用任何数量的公知技术来互连此类单元。在一个实施例中，在一个或多个高速缓存单元1606与核1602a-n之间维持一致性。
[0159]
在一些实施例中，一个或多个核1602a-n能够实现多线程化。系统代理1610包括协调和操作核1602a-n的那些部件。系统代理单元1610可包括例如功率控制单元(pcu)和显示单元。pcu可以是对核1602a-n以及专用逻辑1608的功率状态进行调节所需的逻辑和部件，或可包括这些逻辑和部件。显示单元用于驱动一个或多个外部连接的显示器。
[0160]
核1602a-n在架构指令集方面可以是同构的或异构的；即，核1602a-n中的两个或更多个核可能能够执行相同的指令集，而其他核可能能够执行该指令集的仅仅子集或不同的指令集。示例性计算机架构
[0161]
图10-13是示例性计算机架构的框图。本领域中已知的对膝上型设备、台式机、手持pc、个人数字助理、工程工作站、服务器、网络设备、网络集线器、交换机、嵌入式处理器、数字信号处理器(dsp)、图形设备、视频游戏设备、机顶盒、微控制器、蜂窝电话、便携式媒体播放器、手持设备以及各种其他电子设备的其他系统设计和配置也是合适的。一般地，能够包含如本文中所公开的处理器和/或其他执行逻辑的各种各样的系统或电子设备一般都是合适的。
[0162]
现在参考图10，所示出的是根据一个实施例的系统1700的框图。系统1700可以包
括一个或多个处理器1710、1715，这些处理器耦合到控制器中枢1720。在一个实施例中，控制器中枢1720包括图形存储器控制器中枢(gmch)1790和输入/输出中枢(ioh)1750(其可以在分开的芯片上)；gmch 1790包括存储器和图形控制器，存储器1740和协处理器1745耦合到该存储器和图形控制器；ioh 1750将输入/输出(i/o)设备1760耦合到gmch 1790。或者，存储器和图形控制器中的一个或这两者被集成在(如本文中所描述的)处理器内，存储器1740和协处理器1745直接耦合到处理器1710，并且控制器中枢1720与ioh 1750处于单个芯片中。
[0163]
附加的处理器1715的任选性在图10中通过虚线来表示。每一处理器1710、1715可包括本文中描述的处理核中的一个或多个，并且可以是处理器1600的某一版本。
[0164]
存储器1740可以是例如动态随机存取存储器(dram)、相变存储器(pcm)或这两者的组合。对于至少一个实施例，控制器中枢1720经由诸如前端总线(fsb)之类的多分支总线、诸如快速路径互连(qpi)之类的点对点接口、或者类似的连接1795来与(多个)处理器1710、1715进行通信。
[0165]
在一个实施例中，协处理器1745是专用处理器，诸如例如，高吞吐量mic处理器、网络或通信处理器、压缩引擎、图形处理器、gpgpu、嵌入式处理器，等等。在一个实施例中，控制器中枢1720可以包括集成图形加速器。
[0166]
在物理资源1710、1715之间可以存在包括架构、微架构、热、功耗特性等一系列品质度量方面的各种差异。
[0167]
在一个实施例中，处理器1710执行控制一般类型的数据处理操作的指令。嵌入在这些指令内的可以是协处理器指令。处理器1710将这些协处理器指令识别为具有应当由附连的协处理器1745执行的类型。因此，处理器1710在协处理器总线或者其他互连上将这些协处理器指令(或者表示协处理器指令的控制信号)发布到协处理器1745。(多个)协处理器1745接受并执行所接收的协处理器指令。
[0168]
现在参见图11，所示出的是根据实施例的第一更具体的示例性系统1800的框图。如图11中所示，多处理器系统1800是点对点互连系统，并且包括经由点对点互连1850耦合的第一处理器1870和第二处理器1880。处理器1870和1880中的每一个都可以是处理器1600的某一版本。在一个实施例中，处理器1870和1880分别是处理器1710和1715，而协处理器1838是协处理器1745。在另一实施例中，处理器1870和1880分别是处理器1710和协处理器1745。
[0169]
处理器1870和1880示出为分别包括集成存储器控制器(imc)单元1872和1882。处理器1870还包括作为其总线控制器单元的一部分的点对点(p-p)接口1876和1878；类似地，第二处理器1880包括p-p接口1886和1888。处理器1870、1880可以经由使用点对点(p-p)接口电路1878、1888的p-p接口1850来交换信息。如图11中所示，imc 1872和1882将处理器耦合到相应的存储器，即存储器1832和存储器1834，这些存储器可以是本地附连到相应处理器的主存储器的部分。
[0170]
处理器1870、1880可各自经由使用点对点接口电路1876、1894、1886、1898的各个p-p接口1852、1854来与芯片组1890交换信息。芯片组1890可以任选地经由高性能接口1839来与协处理器1838交换信息。在一个实施例中，协处理器1838是专用处理器，诸如例如，高吞吐量mic处理器、网络或通信处理器、压缩引擎、图形处理器、gpgpu、嵌入式处理器，等等。
[0171]
共享高速缓存(未示出)可被包括在任一处理器中，或在这两个处理器的外部但经由p-p互连与这些处理器连接，使得如果处理器被置于低功率模式，则任一个或这两个处理器的本地高速缓存信息可被存储在共享高速缓存中。
[0172]
芯片组1890可以经由接口1896耦合到第一总线1816。在一个实施例中，第一总线1816可以是外围部件互连(pci)总线或诸如pci快速总线或另一第三代i/o互连总线之类的总线，但是范围不限于此。
[0173]
如图11中所示，各种i/o设备1814可连同总线桥1818一起耦合到第一总线1816，该总线桥1818将第一总线1816耦合到第二总线1820。在一个实施例中，诸如协处理器、高吞吐量mic处理器、gpgpu、加速器(诸如例如，图形加速器或数字信号处理(dsp)单元)、现场可编程门阵列或任何其他处理器的一个或多个附加处理器1815耦合到第一总线1816。在一个实施例中，第二总线1820可以是低引脚数(lpc)总线。在一个实施例中，各种设备可耦合到第二总线1820，这些设备包括例如键盘和/或鼠标1822、通信设备1827以及存储单元1828，该存储单元1828诸如可包括指令/代码和数据1830的盘驱动器或者其他大容量存储设备。此外，音频i/o 1824可以被耦合到第二总线1820。注意，其他架构是可能的。例如，代替图11的点对点架构，系统可以实现多分支总线或其他此类架构。
[0174]
现在参考图12，示出的是根据实施例的第二更具体的示例性系统1900的框图。图11和12中的类似元件使用类似的附图标记，并且从图12中省略了图11的某些方面以避免混淆图12的其他方面。
[0175]
图12图示处理器1870、1880可分别包括集成存储器和i/o控制逻辑(“cl”)1972和1982。因此，cl 1972、1982包括集成存储器控制器单元，并包括i/o控制逻辑。图12图示不仅存储器1832、1834耦合到cl 1972、1982，而且i/o设备1914也耦合到控制逻辑1972、1982。传统i/o设备1915被耦合到芯片组1890。
[0176]
现在参考图13，示出的是根据实施例的soc 2000的框图。图9中的类似要素使用类似的附图标记。另外，虚线框是更先进的soc上的任选的特征。在图13中，(多个)互连单元2002被耦合到：应用处理器2010，其包括一个或多个核的集合1602a-n以及(多个)共享高速缓存单元1606，一个或多个核的集合1602a-n包括高速缓存单元1604a-n；系统代理单元1610；(多个)总线控制器单元1616；(多个)集成存储器控制器单元1614；一个或多个协处理器的集合2020，其可包括集成图形逻辑、图像处理器、音频处理器和视频处理器；静态随机存取存储器(sram)单元2030；直接存储器访问(dma)单元2032；以及用于耦合到一个或多个外部显示器的显示单元2040。在一个实施例中，(多个)协处理器2020包括专用处理器，诸如例如，网络或通信处理器、压缩引擎、gpgpu、高吞吐量mic处理器、或嵌入式处理器，等等。
[0177]
本文公开的机制的各实施例可以被实现在硬件、软件、固件或此类实现方式的组合中。实施例可实现为在可编程系统上执行的计算机程序或程序代码，该可编程系统包括至少一个处理器、存储系统(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备以及至少一个输出设备。
[0178]
可将程序代码(诸如，图11中图示的代码1830)应用于输入指令，以执行本文中描述的功能并生成输出信息。可以按已知方式将输出信息应用于一个或多个输出设备。为了本技术的目的，处理系统包括具有处理器的任何系统，该处理器诸如例如，数字信号处理器(dsp)、微控制器、专用集成电路(asic)或微处理器。
[0179]
程序代码可以用高级的面向过程的编程语言或面向对象的编程语言来实现，以便与处理系统通信。如果需要，也可用汇编语言或机器语言来实现程序代码。事实上，本文中描述的机制不限于任何特定的编程语言的范围。在任何情况下，该语言可以是编译语言或解释语言。
[0180]
至少一个实施例的一个或多个方面可以由存储在机器可读介质上的表示性指令来实现，该指令表示处理器中的各种逻辑，该指令在被机器读取时使得该机器制造用于执行本文中所述的技术的逻辑。被称为“ip核”的此类表示可以被存储在有形的机器可读介质上，并可被供应给各个客户或生产设施以加载到实际制造该逻辑或处理器的制造机器中。
[0181]
此类机器可读存储介质可以包括但不限于通过机器或设备制造或形成的制品的非暂态、有形布置，其包括存储介质，诸如硬盘；任何其他类型的盘，包括软盘、光盘、紧致盘只读存储器(cd-rom)、可重写紧致盘(cd-rw)以及磁光盘；半导体器件，诸如，只读存储器(rom)、诸如动态随机存取存储器(dram)和静态随机存取存储器(sram)的随机存取存储器(ram)、可擦除可编程只读存储器(eprom)、闪存、电可擦除可编程只读存储器(eeprom)；相变存储器(pcm)；磁卡或光卡；或适于存储电子指令的任何其他类型的介质。
[0182]
因此，实施例还包括非暂态的有形机器可读介质，该介质包含指令或包含设计数据，诸如硬件描述语言(hdl)，它定义本文中描述的结构、电路、装置、处理器和/或系统特征。这些实施例也被称为程序产品。仿真(包括二进制变换、代码变形等)
[0183]
在一些情况下，指令转换器可用于将指令从源指令集转换至目标指令集。例如，指令转换器可以将指令变换(例如，使用静态二进制变换、包括动态编译的动态二进制变换)、变形、仿真或以其他方式转换成要由核处理的一条或多条其他指令。指令转换器可以用软件、硬件、固件、或其组合来实现。指令转换器可以在处理器上、在处理器外、或者部分在处理器上且部分在处理器外。
[0184]
图14是根据实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。在所图示的实施例中，指令转换器是软件指令转换器，但替代地，该指令转换器可以用软件、固件、硬件或其各种组合来实现。图14示出可使用x86编译器2104来编译高级语言2102形式的程序，以生成可由具有至少一个x86指令集核的处理器2116原生执行的x86二进制代码2106。具有至少一个x86指令集核的处理器2116表示通过兼容地执行或以其他方式处理以下各项来执行与具有至少一个x86指令集核的英特尔处理器基本相同的功能的任何处理器：1)英特尔x86指令集核的指令集的实质部分，或2)目标为在具有至少一个x86指令集核的英特尔处理器上运行以便取得与具有至少一个x86指令集核的英特尔处理器基本相同的结果的应用或其他软件的目标代码版本。x86编译器2104表示可操作用于生成x86二进制代码2106(例如，目标代码)的编译器，该二进制代码可通过或不通过附加的链接处理在具有至少一个x86指令集核的处理器2116上执行。类似地，图14示出可以使用替代的指令集编译器2108来编译高级语言2102形式的程序，以生成可以由不具有至少一个x86指令集核的处理器2114(例如，具有执行加利福尼亚州桑尼维尔市的mips技术公司的mips指令集、和/或执行加利福尼亚州桑尼维尔市的arm控股公司的arm指令集的核的处理器)原生执行的替代的指令集二进制代码2110。指令转换器2112用于将x86二进制代码2106转换成可以由不具有x86指令集核的处理器2114原生执行的代码。该转换
后的代码不大可能与替代的指令集二进制代码2110相同，因为能够这样做的指令转换器难以制造；然而，转换后的代码将完成一般操作，并且由来自替代指令集的指令构成。因此，指令转换器2112通过仿真、模拟或任何其他过程来表示允许不具有x86指令集处理器或核的处理器或其他电子设备执行x86二进制代码2106的软件、固件、硬件或其组合。附加示例
[0185]
在实施例中，一种装置包括用于监测事件的存储器带宽监测硬件以及用于由多个核共享的共享高速缓存。核中的至少一个核用于执行多个线程并包括至少三个寄存器。第一寄存器能够由软件编程，用于存储线程中的一个线程的线程标识符以及在该线程的执行期间的事件的事件标识符。事件标识符的至少一个值与共享高速缓存未命中对应。第二寄存器用于向软件提供与能用于表示计数的位的数量对应的第二值。第三寄存器用于向软件提供事件的发生的计数以及用于指示计数是否达到能够由位的数量表示的最大计数的指示符。
[0186]
任何此类实施例可以包括以下方面中的任一项。第三寄存器用于响应于向第一寄存器的写入来提供计数。第二寄存器用于响应于处理器标识指令来提供第二值。该装置包括第四寄存器，该第四寄存器用于向软件提供用于将计数转换为存储器带宽的转换因子。第四寄存器用于响应于处理器标识指令来提供转换因子。第二值用于表示从具有固定尺寸的计数器的偏移。固定尺寸为24位。计数用于响应于达到最大值而翻转。存储器带宽监测硬件是可编程的，以供计数响应于达到最大值饱和而不是翻转。
[0187]
在实施例中，一种方法包括：在多个处理器核中的第一核中的第一寄存器中存储要由第一核执行的多个线程中的第一线程的第一标识符以及在第一核上的第一线程的执行期间要由带宽监测硬件监测的事件的第二标识符，其中，第二标识符的第一值与对由多个处理器核共享的高速缓存的未命中对应；从第一核中的第二寄存器提供与能用于表示计数的位的数量对应的第二值；以及从第一核中的第三寄存器提供事件的发生的计数以及用于指示计数是否达到能够由位的数量表示的最大计数的指示符。
[0188]
任何此类实施例可以包括以下方面中的任一项。从第三寄存器提供响应于在第一寄存器中存储。从第二寄存器提供响应于处理器标识指令。该方法包括：从第一核中的第四寄存器提供用于将计数转换为存储器带宽的转换因子。从第四寄存器提供响应于处理器标识指令。第二值表示从具有固定尺寸的计数器的偏移。固定尺寸为24位。计数用于响应于达到最大值而翻转。该方法包括：将存储器带宽监测器编程为供计数响应于达到最大值饱和而不是翻转。
[0189]
在实施例中，一种装置包括：存储器控制器，用于将多个处理器核耦合至系统存储器；存储器带宽监测硬件，用于监测事件；共享高速缓存，用于由多个核共享，多个核包括第一核；并且第一核用于执行多个线程，该第一核包括：第一寄存器，能够由软件编程，用于存储多个线程中的第一线程的第一标识符以及在第一线程的执行期间的事件的第二标识符，其中，第二标识符的第一值与共享高速缓存未命中对应，该高速缓存未命中作为与至系统存储器的带宽有关的测量；第二寄存器，用于向软件提供与能用于计数的位的数量对应的第二值；以及第三寄存器，用于向软件提供事件的计数以及用于指示计数是否达到能够由位的数量表示的最大计数的指示符。
[0190]
任何此类实施例可以包括以下方面中的任一项。该装置是处理器或芯片上系统。
第三寄存器用于响应于向第一寄存器的写入来提供计数。第二寄存器用于响应于处理器标识指令来提供第二值。该装置包括第四寄存器，该第四寄存器用于向软件提供用于将计数转换为存储器带宽的转换因子。第四寄存器用于响应于处理器标识指令来提供转换因子。第二值用于表示从具有固定尺寸的计数器的偏移。固定尺寸为24位。计数用于响应于达到最大值而翻转。存储器带宽监测硬件是可编程的，以供计数响应于达到最大值饱和而不是翻转。
[0191]
在实施例中，一种设备可包括用于执行本文中公开的任何功能的装置。在实施例中，一种装置可以包括数据存储设备，该数据存储设备存储代码，该代码当由硬件处理器执行时使该硬件处理器执行本文中公开的任何方法。装置可如在具体实施方式中所描述。方法可如在具体实施方式中所描述。在实施例中，一种非暂态机器可读介质可以存储代码，该代码在由机器执行时使该机器执行包括本文中公开的任何方法的方法。
[0192]
方法实施例可以包括本说明书中描述的任何细节、特征等或细节、特征等的组合。
[0193]
尽管已经通过若干实施例来描述本发明，但是本领域技术人员将认识到，本发明不限于所描述的实施例，并且本发明可在所附权利要求书的精神和范围内作出修改和更改来实践。描述因此被视为是说明性的而不是限制性的。