一种备用供电装置及服务器的制作方法

1.本发明涉及服务器设计领域，特别是涉及一种备用供电装置及服务器。


背景技术：

2.计算机中内存与硬盘均可以存储数据，区别在于，内存中的数据会由于计算机的供电电源掉电而丢失，硬盘中的数据则不会因计算机的供电电源掉电而丢失。因此，在计算机中运行的数据比较重要时，通常会在计算机中设置有备用供电装置，在供电电源掉电时，启动备用供电装置为计算机供电。在备用供电装置为计算机供电时，cpu会先后经过降频和内存下盘两个阶段。在降频阶段，cpu会执行关闭i/o(input/output，输入/输出)和外设等操作以使得处理器降频，这一阶段所需的功率很高，时间很短。而在内存下盘阶段，cpu会将内存中的数据保存到硬盘中，以避免数据丢失，这一阶段所需的功率不高，但时间较长。现有技术中，为了满足时间很短的降频阶段所需的功率，会设置大功率的备用供电装置，备用供电装置功率与供电电源的功率相当，提高了成本，且在时间较长的内存下盘阶段，大功率的备用供电装置的性能被浪费，大功率的备用供电装置的充电速率很慢，在运行时的功耗也更高。


技术实现要素：

3.本发明的目的是提供一种备用供电装置及服务器，相比于现有技术中用大功率备用电源为处理器供电，本技术通过超级电容与小功率的备用电源的组合实现了备用供电，成本更低，且超级电容与小功率的备用电源的充电速度相比于大功率备用电源更快，在备用供电时消耗的功率也更小。
4.为解决上述技术问题，本发明提供了一种备用供电装置，包括：
5.供电切换模块、备用电源和超级电容；
6.所述供电切换模块的输出端与处理器的供电端连接，输入端分别与所述备用电源输出端和所述超级电容输出端连接；
7.所述处理器的供电端还与所述处理器的供电电源的输出端连接，所述备用电源的功率小于所述供电电源的功率；
8.所述供电切换模块用于在所述供电电源掉电后所述处理器处于降频阶段时控制所述超级电容为所述处理器供电，在所述供电电源掉电后所述处理器处于内存下盘阶段时，控制所述备用电源为所述处理器供电。
9.优选的，所述超级电容的数量为n，所述备用供电装置还包括n个保护电阻，n为不小于2的整数；
10.n个所述超级电容串联，每个所述超级电容两端并联有1个所述保护电阻；
11.n个所述超级电容串联后的输出端与所述供电切换模块的输入端连接。
12.优选的，还包括：
13.与所述供电电源及所述供电切换模块连接的供电控制模块，用于确定所述供电电
源的状态，在所述供电电源开始掉电至掉电后的第一时刻向所述供电切换模块发送超级电容供电指令，以便所述供电切换模块在接收到所述超级电容供电指令时控制所述超级电容为所述处理器供电；在所述供电电源掉电后的第一时刻至第二时刻向所述供电切换模块发送备用电源供电指令，以便所述供电切换模块在接收到所述备用电源供电指令时控制所述备用电源为所述处理器供电。
14.优选的，所述供电切换模块包括第一可控开关和第二可控开关；
15.所述第一可控开关的第一端与所述超级电容的输出端连接，第二端与所述处理器的供电端连接；
16.所述第二可控开关的第一端与所述备用电源的输出端连接，第二端与所述处理器的供电端连接；
17.所述第一可控开关用于在所述供电电源掉电后所述处理器处于所述降频阶段时闭合，以使所述超级电容为所述处理器供电；
18.所述第二可控开关用于在所述供电电源掉电后所述处理器处于所述内存下盘阶段时闭合，以使所述备用电源为所述处理器供电。
19.优选的，所述第一可控开关为第一pmos管且所述第二可控开关为第二pmos管时，所述供电切换模块还包括第一电阻、第二电阻、第一npn型三极管与第二npn型三极管；所述第一pmos管的源极作为所述第一可控开关的第一端，所述第一pmos管的漏极作为所述第一可控开关的第二端；
20.所述第二pmos管的源极作为所述第二可控开关的第一端，所述第二pmos管的漏极作为所述第二可控开关的第二端；
21.所述第一电阻的第一端与所述第一pmos管的栅极连接，第二端与所述第一npn型三极管的集电极连接；
22.所述第二电阻的第一端与所述第二pmos管的栅极连接，第二端与所述第二npn型三极管的集电极连接；
23.所述第一npn型三极管与所述第二npn型三极管的发射极均接地；
24.所述第一npn型三极管用于在所述供电电源掉电后所述处理器处于所述降频阶段时导通，以使所述第一pmos管导通；
25.所述第二npn型三极管用于在所述供电电源掉电后所述处理器处于所述内存下盘阶段时导通，以使所述第二pmos管导通。
26.优选的，还包括：
27.第三电阻和第四电阻；
28.所述第三电阻的第一端分别与所述第一pmos管的源极和所述超级电容的输出端连接，第二端分别与所述第一npn型三极管的集电极和所述第一电阻的第二端连接；
29.所述第四电阻的第一端分别与所述第二pmos管的源极和所述备用电源的输出端连接，第二端分别与所述第二npn型三极管的集电极和所述第二电阻的第二端连接。
30.优选的，还包括：
31.充电电压转换模块，输出端分别与所述超级电容的输入端和所述备用电源的输入端连接，输入端与所述供电电源的输出端连接；
32.所述充电电压转换模块用于将所述供电电源的输出电压进行转换后为所述超级
电容和所述备用电源充电。
33.优选的，所述充电电压转换模块包括：
34.第一电容、第二电容、第一nmos管、第二nmos管、第一二极管、第二二极管及电感；
35.所述第一电容的第一端分别与所述供电电源的输出端和所述第一nmos管的漏极连接，第二端接地；
36.所述第一nmos管的源极分别与所述电感的第一端和所述第一二极管的负极连接；
37.所述电感的第二端分别与所述第二二极管的正极和所述第二nmos管的漏极连接；
38.所述第二电容的第一端分别与所述第二二极管的负极、所述超级电容充电的输入端和所述备用电源的输入端连接；
39.所述第一二极管的正极、所述第二nmos管的源极和第二电容的第二端均接地。
40.优选的，所述降频阶段按照时间先后顺序依次包括第一降频阶段和第二降频阶段；
41.所述供电切换模块具体用于在所述第一降频阶段控制所述超级电容为所述处理器供电，在所述第二降频阶段控制所述超级电容和所述备用电源为所述处理器供电。
42.本发明还提供了一种服务器，包括如上述的备用供电装置。
43.本发明公开了一种备用供电装置及服务器，包括供电切换模块、备用电源和超级电容，在处理器的供电电源掉电后，在时间较短但消耗功率较大的降频阶段，供电切换模块控制超级电容为处理器供电，由于超级电容能够在短时间内为大功率设备供电，满足了降频阶段的大功率需求。在供电电源掉电后所述处理器处于时间较长的内存下盘阶段时，控制备用电源为处理器供电，由于内存下盘阶段消耗的功率很小，所需的备用电源的功率很小，相比于现有技术中用与供电电源功率相当的大功率备用电源为处理器供电，本技术通过超级电容与功率小于供电电源的备用电源的组合实现了备用供电，成本更低，且超级电容与功率小于供电电源的备用电源的充电速度相比于大功率备用电源更快，在备用供电时消耗的功率也更小。
附图说明
44.为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
45.图1为本发明提供的一种备用供电装置的结构示意图；
46.图2为本发明提供的另一种备用供电装置的部分结构示意图；
47.图3为本发明提供的另一种备用供电装置的供电切换模块的结构示意图；
48.图4为本发明提供的另一种备用供电装置的充电电压转换模块的结构示意图。
具体实施方式
49.本发明的核心是提供一种备用供电装置及服务器，相比于现有技术中用大功率备用电源为处理器供电，本技术通过超级电容与小功率的备用电源的组合实现了备用供电，成本更低，且超级电容与小功率的备用电源的充电速度相比于大功率备用电源更快，在备
用供电时消耗的功率也更小。
50.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
51.具体请参照图1，图1为本发明提供的一种备用供电装置的结构示意图。
52.该备用供电装置，包括：
53.供电切换模块11、备用电源12和超级电容13；
54.供电切换模块11的输出端与处理器的供电端连接，输入端分别与备用电源12输出端和超级电容13输出端连接；
55.处理器的供电端还与处理器的供电电源的输出端连接，备用电源12的功率小于供电电源的功率；
56.供电切换模块11用于在供电电源掉电后处理器处于降频阶段时控制超级电容13为处理器供电，在供电电源掉电后处理器处于内存下盘阶段时，控制备用电源12为处理器供电。
57.由于内存时间较长的内存下盘阶段所需要的功率不高，若仅为了满足时间较短的降频阶段所需的功率而采用与处理器的供电电源功率相当的备用电源12会造成在内存下盘阶段的备用电源12功率冗余，大功率备用电源成本过高，充电较慢，在运行时也会消耗更多的功率。为了解决上述问题，在本实施例中，利用超级电容13能够在短时间内进行大功率供电的特点，利用超级电容13和小功率的备用电源12组合的方式在供电电源掉电时为处理器供电，成本更低，且超级电容13与小功率的备用电源12的充电速度相比于大功率备用电源更快，在备用供电时消耗的功率也更小。
58.具体的，在处理器的供电电源掉电后，处理器进入降频阶段，通过执行关闭i/o和外设等操作以使得处理器降频，在这一阶所需的功率很高，时间很短。由于超级电容13能够在短时间内进行大功率供电，因此处理器处于降频阶段时，供电切换模块11控制超级电容13为处理器供电。在降频阶段结束后，处理器会进入内存下盘阶段，在这一阶段，处理器会将内存中的数据保存到硬盘中，以避免内存中的数据丢失，内存下盘阶段所需的功率不高，但时间较长。在内存下盘阶段，控制切换模块会控制备用电源12为处理器供电，以使得处理器将内存中数据存储到硬盘中。由于备用电源12仅在所需功率较低的内存下盘阶段为处理器供电，因此在本实施例中，备用电源12的功率小于供电电源的功率。例如，对于正常工作时功率为900w的处理器，为了满足降频阶段所需的功率，现有技术中会设置900w的大功率备用电源在供电电源掉电时为处理器供电，而在内存下盘阶段仅需要300w的功率，使得大功率备用电源的功率冗余。若采用超级电容13与备用电源12组合的方式进行供电，则仅需要300w左右的备用电源12即可满足内存下盘阶段所需的功率要求。
59.另外，此处的处理器可以但不限于是存储控制器。并且此处的备用电源12的功率可以根据处理器在内存下盘阶段所需的实际功率选择，能够满足处理器内存下盘的需求即可。
60.还需要说明的是，由于超级电容13相比于备用电源12对温度的要求更高，因此还可以设置散热模块，例如散热风扇等，本技术对此不作特别的限定。
61.综上所述，在本实施例中，通过采用超级电容13与备用电源12组合的方式实现了在处理器的供电电源掉电时对处理器的供电，以便处理器进行内存下盘，保护了数据的安全。并且由于备用电源12仅在内存下盘阶段为处理器供电，因此备用电源12的功率小于供电电源的功率，与现有技术中采用与供电电源功率相当的大功率备用电源相比，成本更低，充电更快，且在运行时消耗的功率更少。
62.在上述实施例的基础上：
63.作为一种优选的实施例，超级电容13的数量为n，备用供电装置还包括n个保护电阻，n为不小于2的整数；
64.n个超级电容13串联，每个超级电容13两端并联有1个保护电阻；
65.n个超级电容13串联后的输出端与供电切换模块11的输入端连接。
66.考虑到不同的处理器在降频阶段所需的功率不同，一个超级电容13可能无法满足不同的处理器在降频阶段所需的功率，因此在本实施例中，设置了n个超级电容13，且n个超级电容13串联后的输出端与控制切换模块的输出端连接。使得在处理器处于降频阶段时，n个超级电容13同时为处理器供电，在实际应用过程中，用户可根据实际需要选择需要串联的超级电容13的数量和功率，本实施例在此不作特别的限定。
67.此外，为了避免在对超级电容13充电时过充，使得超级电容13损坏，在本实施例中，在每个超级电容13的两端还并联了一个保护电阻，在超级电容13过充时，可以通过向保护电阻放电达到保护超级电容13的目的，提高了超级电容13的寿命。
68.还需要说明的是，为了稳定超级电容13输出的电压，还可以在n个超级电容13串联后的支路两端并联稳压模块，用于稳定n个超级电容13输出的电压。所述稳压模块可以但不限于包括多个稳压二极管。
69.具体请参照图2，图2为本发明提供的另一种备用供电装置的部分结构示意图。图2中，超级电容13的数量为4个，每个超级电容13两端并联有一个保护电阻，两个稳压二极管作为稳压模块稳定四个超级电容13输出的电压。
70.综上，在本实施例中，超级电容13的数量为多个能满足各种型号的处理器在降频阶段的功率需求。此外，在每个超级电容13两端设置了一个保护电阻在超级电容13充电过充时保护超级电容13，以免超级电容13损坏，提高了稳定性和安全性。
71.作为一种优选的实施例，还包括：
72.与供电电源及供电切换模块11连接的供电控制模块，用于确定供电电源的状态，在供电电源开始掉电至掉电后的第一时刻向供电切换模块11发送超级电容13供电指令，以便供电切换模块11在接收到超级电容13供电指令时控制超级电容13为处理器供电；在供电电源掉电后的第一时刻至第二时刻向供电切换模块11发送备用电源12供电指令，以便供电切换模块11在接收到备用电源12供电指令时控制备用电源12为处理器供电。
73.为了实现在处理器的供电电源掉电进入降频阶段后，供电切换模块11能够自动的控制超级电容13为处理器供电，且在处理器进入内存下盘阶段时，供电切换模块11自动的切换备用电源12为处理器供电。在本实施例中设置了供电控制模块，供电控制模块会根据供电电源的状态和掉电时间向供电切换模块11发送相应的指令以使得供电切换模块11控制超级电容13或备用电源12为处理器供电。
74.具体的，供电控制模块会检测处理器的供电电源的状态，在供电电源掉电时，供电
控制模块检测到供电电源掉电后，在供电电源开始掉电至掉电后的第一时刻，也即处理器处于降频阶段时，供电控制模块向供电切换模块11发送超级电容13供电指令，供电切换模块11在接收到超级电容13供电指令时会控制超级电容13为处理器供电，以满足处理器在降频阶段的功率需求；在供电电源掉电后的第一时刻至第二时刻，也即处理器处于内存下盘阶段时，供电控制模块向供电切换模块11发送备用电源12供电指令，供电切换模块11在接收到备用电源12供电指令时会控制备用电源12为处理器供电。此处的第一时刻和第二时刻根据不同的处理器降频所需的时间和内存下盘所需的时间也不相同，本实施例在此不作特别的限定。
75.作为一种优选的实施例，供电切换模块11包括第一可控开关和第二可控开关；
76.第一可控开关的第一端与超级电容13的输出端连接，第二端与处理器的供电端连接；
77.第二可控开关的第一端与备用电源12的输出端连接，第二端与处理器的供电端连接；
78.第一可控开关用于在供电电源掉电后处理器处于降频阶段时闭合，以使超级电容13为处理器供电；
79.第二可控开关用于在供电电源掉电后处理器处于内存下盘阶段时闭合，以使备用电源12为处理器供电。
80.在本实施例中，供电切换模块11包括第一可控开关与第二可控开关。在供电电源掉电后处理器处于降频阶段时，第一可控开关闭合，超级电容13与处理器间变为通路，超级电容13为处理器供电，在供电电源掉电后处理器处于内存下盘阶段时，第二可控开关闭合，备用电源12与处理器间变为通路，备用电源12为处理器供电。实现了在供电电源掉电后处理器处于降频阶段时控制超级电容13为处理器供电，在供电电源掉电后处理器处于内存下盘阶段时，控制备用电源12为处理器供电的功能并且结构简单。此处的第一可控开关和第二可控开关可以是晶闸管，也可以是mos管或三极管本实施例在此不作特别的限定。
81.具体请参照图3，图3为本发明提供的另一种备用供电装置的供电切换模块的结构示意图。
82.作为一种优选的实施例，第一可控开关为第一pmos管31且第二可控开关为第二pmos管32时，供电切换模块11还包括第一电阻33、第二电阻34、第一npn型三极管35与第二npn型三极管36；第一pmos管31的源极作为第一可控开关的第一端，第一pmos管31的漏极作为第一可控开关的第二端；
83.第二pmos管32的源极作为第二可控开关的第一端，第二pmos管32的漏极作为第二可控开关的第二端；
84.第一电阻33的第一端与第一pmos管31的栅极连接，第二端与第一npn型三极管35的集电极连接；
85.第二电阻34的第一端与第二pmos管32的栅极连接，第二端与第二npn型三极管36的集电极连接；
86.第一npn型三极管35与第二npn型三极管36的发射极均接地；
87.第一npn型三极管35用于在供电电源掉电后处理器处于降频阶段时导通，以使第一pmos管31导通；
88.第二npn型三极管36用于在供电电源掉电后处理器处于内存下盘阶段时导通，以使第二pmos管32导通。
89.在本实施例中，第一可控开关为第一pmos管31，第二可控开关为第二pmos管32，mos管为电压驱动，驱动方式比较方便，此外mos管还具有体积小，重量轻，寿命长，抗干扰能力强，功耗低等优点。考虑到在使用单片机对mos进行驱动时，单片机输出电压不足以驱动mos管，而三极管为电流驱动，较低的电压就可以驱动三极管，因此在本实施例中，设置了第一npn型三极管35和第二npn型三极管36，用来控制第一pmos管31和第二pmos管32的导通。此外，为了避免mos管开关速率过快而导致周围元器件被击穿，在本实施例中还设置了第一电阻33和第二电阻34。
90.具体的，在供电电源掉电后处理器处于降频阶段时，第一npn型三极管35的基极输入高电平，第一npn型三极管35被驱动导通，此时第一pmos管31的栅极接地，栅极电压为0v，第一pmos管31导通，超级电容13为处理器供电。在供电电源掉电后处理器处于内存下盘阶段时，第二npn型三极管36的基极输入高电平，第二npn型三极管36被驱动导通，此时第二pmos管32的栅极接地，栅极电压为0v，第二pmos管32导通，备用电源12为处理器供电。
91.此外，为了实现软启动功能，即使得第一pmos管31和第二pmos管32缓慢导通，处理器的供电电压缓慢上升，还可以在第一pmos管31和第二pmos管32的栅极设置rc(resistance-capacitance，电阻-电容)阻容电路，本技术在此不做特别的限定。
92.作为一种优选的实施例，还包括：
93.第三电阻和第四电阻37；
94.第三电阻的第一端分别与第一pmos管31的源极和超级电容13的输出端连接，第二端分别与第一npn型三极管35的集电极和第一电阻33的第二端连接；
95.第四电阻37的第一端分别与第二pmos管32的源极和备用电源12的输出端连接，第二端分别与第二npn型三极管36的集电极和第二电阻34的第二端连接。
96.在本实施例中，为了防止第一pmos管31和第二pmos管32的误动作，设置了第三电阻和第四电阻37，第三电阻用于给第一pmos管31提供偏置电压，第四电阻37用于给第二pmos管32提供偏置电压，提高了电路的稳定性，避免了第一pmos管31和第二pmos管32的误动作。此外，还可以在第一npn型三极管35和第二npn型三极管36的基极设置偏置电阻，用来给三极管提供偏置电压，本实施例对此不作特别的限定。
97.具体请参照图4，图4为本发明提供的另一种备用供电装置的充电电压转换模块的结构示意图。
98.作为一种优选的实施例，还包括：
99.充电电压转换模块，输出端分别与超级电容13的输入端和备用电源12的输入端连接，输入端与供电电源的输出端连接；
100.充电电压转换模块用于将供电电源的输出电压进行转换后为超级电容13和备用电源12充电。
101.在本实施例中，使用处理器的供电电源为超级电容13和备用电源12充电，无需额外设置充电电源，节约了成本。为了调节供电电源为超级电容13和备用电源12充电时的充电电压，在本实施例中，还设置了充电电压转换模块，能够将供电电源的输出电压进行转换后为超级电容13和备用电源12充电，此处的转换可以但不限于是升压或降压。
102.作为一种优选的实施例，充电电压转换模块包括：
103.第一电容41、第二电容42、第一nmos管43、第二nmos管44、第一二极管45、第二二极管46及电感47；
104.第一电容41的第一端分别与供电电源的输出端和第一nmos管43的漏极连接，第二端接地；
105.第一nmos管43的源极分别与电感47的第一端和第一二极管45的负极连接；
106.电感47的第二端分别与第二二极管46的正极和第二nmos管44的漏极连接；
107.第二电容42的第一端分别与第二二极管46的负极、超级电容13充电的输入端和备用电源12的输入端连接；
108.第一二极管45的正极、第二nmos管44的源极和第二电容42的第二端均接地。
109.在本实施例中，供电切换模块11包括第一电容41、第二电容42、第一nmos管43、第二nmos管44、第一二极管45、第二二极管46及电感47，在第一nmos管43和第二nmos管44导通时，供电电源输入电压为电感47充电，在第一nmos管43和第二nmos管44关断时，电感47正向放电。此外，为了避免电感47的电流突然变化时，电感47两端会产生突变电压，导致其他元器件被破坏，在本实施例中，还设置了第一二极管45、第二二极管46用来续流，使得电感47的电流平稳的变化。
110.作为一种优选的实施例，降频阶段按照时间先后顺序依次包括第一降频阶段和第二降频阶段；
111.供电切换模块11具体用于在第一降频阶段控制超级电容13为处理器供电，在第二降频阶段控制超级电容13和备用电源12为处理器供电。由于在使得处理器的降频阶段结束后，超级电容13停止为处理器供电，处理器进入内存下盘阶段，供电切换模块11控制备用电源12为处理器供电，为了保证处理器从降频阶段切换至内存下盘阶段时，供电不被中断，在本实施例中，将降频阶段按照时间先后顺序依次包括第一降频阶段和第二降频阶段，在降频阶段的第一降频阶段，供电切换模块11控制超级电容13为处理器供电，而且降频阶段的第二降频阶段，供电切换模块11控制超级电容13和备用电源12为处理器供电，即在进入内存下盘阶段前，处理器的降频阶段快要结束时，供电切换模块11就开始控制备用电源12为处理器供电，使得在降频阶段结束，超级电容13停止为处理器供电时，备用电源12已经提前开始为处理器供电，保证了供电的连续性。
112.本发明还提供了一种服务器，包括如上述的备用供电装置。
113.关于该服务器的相关介绍，请参照上述实施例，本技术在此不再赘述。
114.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
115.还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者
设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
116.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。