一种量子芯片及一种量子计算机的制作方法

1.本技术属于量子信息领域，尤其是量子计算技术领域，特别地，本技术涉及一种量子芯片及其制备方法、一种量子计算机。


背景技术：

2.量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。量子计算机的特点主要有运行速度较快、处置信息能力较强、应用范围较广等。与一般计算机比较起来，信息处理量愈多，对于量子计算机实施运算也就愈加有利，也就更能确保运算具备精准性。
3.超导量子计算可以利用微纳加工技术将量子比特制备到衬底上，具有可集成、可扩展等优越性能。近年来超导量子计算得到了飞速发展，目前的量子比特的结构常采用单个对地的电容，及一端接地、另一端与该电容连接的超导量子干涉装置，并且该电容常采用十字型，这种结构的量子比特便于一维链排布，但在量子芯片上呈一维链排布的量子比特，每个量子比特仅与左右相邻的两个量子比特耦合，量子比特间的连通性并不好，该结构有一定的局限性。
发明创造内容
4.为解决现有技术中的不足，本技术的目的是提供一种量子芯片及其制备方法、一种量子计算机，本技术采用具有交汇的第一臂和第二臂的第一电容板，及具有交汇的第三臂和第四臂的第二电容板，并将第一超导量子干涉装置的一端连接第一电容板，另一端连接第二电容板的结构在衬底上进行阵列排布，以此结构的阵列排布能够避免利用现有结构的量子比特进行一维链排布实现量子比特数量扩展时存在的局限性。
5.本技术的一个实施例提供了一种量子芯片，包括：
6.多个量子比特，多个所述量子比特在衬底上呈阵列排布，所述量子比特包括：第一电容板、第二电容板和第一超导量子干涉装置，所述第一超导量子干涉装置的一端与所述第一电容板连接，另一端与所述第二电容板连接；
7.其中，所述第一电容板包括交汇的第一臂和第二臂；所述第二电容板包括交汇的第三臂和第四臂；阵列排布中的一个所述量子比特的所述第一臂和所述第二臂中之一与相邻所述量子比特的所述第三臂和所述第四臂中之一耦合。
8.如上所述的量子芯片，在一个实施方式中，所述第一超导量子干涉装置的一端与所述第一臂和所述第二臂的交汇处连接，另一端与所述第三臂和所述第四臂的交汇处连接。
9.如上所述的量子芯片，在一个实施方式中，所述第一臂和所述第二臂正交，所述第三臂和所述第四臂正交。
10.如上所述的量子芯片，在一个实施方式中，所述量子比特呈陈列排布的基本单元为正方形或菱形。
11.如上所述的量子芯片，在一个实施方式中，所述衬底上还形成有与所述量子比特耦合的读取谐振腔和调控信号线。
12.如上所述的量子芯片，在一个实施方式中，所述第一超导量子干涉装置包括相互并联的约瑟夫森结，所述约瑟夫森结为隧道结、点接触、或者其他呈现约瑟夫森效应的结构。
13.如上所述的量子芯片，在一个实施方式中，处于相邻位置的两个所述量子比特之间还形成有耦合结构，所述耦合结构与一个所述量子比特的所述第一臂和所述第二臂中之一，以及相邻所述量子比特的所述第三臂和所述第四臂中的之一均耦合。
14.如上所述的量子芯片，在一个实施方式中，所述耦合结构的频率可调谐。
15.本技术的另一个实施例提供了一种量子芯片的制备方法，所述量子芯片包括多个量子比特，多个所述量子比特呈阵列排布，所述制备方法包括以下的步骤：
16.形成各所述量子比特的第一电容板和第二电容板于所述衬底上，其中，所述第一电容板包括交汇的第一臂和第二臂，所述第二电容板包括交汇的第三臂和第四臂，且在阵列排布中的一个所述量子比特的所述第一臂和所述第二臂中之一与相邻所述量子比特的所述第三臂和所述第四臂中之一耦合；以及
17.形成第一超导量子干涉装置于所述衬底上，所述第一超导量子干涉装置的一端与所述第一电容板连接，另一端与所述第二电容板连接。
18.本技术的第三个实施例提供了一种量子计算机，所述量子计算机至少设置有所述的量子芯片或根据所述的制备方法制备的量子芯片，以及与所述量子芯片连接的操控和读取装置。
19.与现有技术相比，本技术提供的量子芯片具有如下的有益效果：
20.本技术的量子芯片上的量子比特通过采用具有交汇的第一臂和第二臂的第一电容板，及具有交汇的第三臂和第四臂的第二电容板，并将第一超导量子干涉装置的一端连接第一电容板，另一端连接第二电容板，这种结构的量子比特便于二维排布，二维排布的阵列中处于相邻位置的两个所述量子比特形成耦合，即任一量子比特与相邻的四个量子比特均耦合实现了连通，以此实现衬底上量子比特数量的扩展。
21.本技术中的第一超导量子干涉装置与接地平面(gnd)没有直接的物理接触，因而在量子芯片生产、测试过程中对接地平面(gnd)的操作可以避免造成第一超导量子干涉装置13损坏的情况，并且相对于单个对地电容的结构，与接地平面(gnd)形成电容的第一电容板、第二电容板的物理尺寸更大，二维排布时衬底上预留给布线的空间更大，可以容置读取谐振腔和调控信号线等结构。
附图说明
22.图1为现有技术中量子芯片上量子比特的结构示意图；
23.图2为本技术提供的一种量子芯片的结构示意图；
24.图3为图1中a区域的放大示意图；
25.图4为图1中b区域的放大示意图；
26.图5为本技术提供的一种量子芯片的制备方法的流程图。
27.附图标记说明：
28.1-量子比特，2-耦合结构，
29.11-第一电容板，12，第二电容板，13-第一超导量子干涉装置，14-脉冲调制线，15-第一磁通调制线，16-读取谐振腔，
30.111-第一臂，112-第二臂，121-第三臂，122-第四臂，
31.21-第三电容板，22-第二超导量子干涉装置，23-第二磁通调制线。
具体实施方式
32.以下详细描述仅是说明性的，并不旨在限制实施例和/或实施例的应用或使用。此外，无意受到前面的”背景技术”或”

技术实现要素：
”部分或”具体实施方式”部分中呈现的任何明示或暗示信息的约束。
33.为使本技术实施例的目的、技术方案和优点更加清楚，现在参考附图描述一个或多个实施例，其中，贯穿全文相似的附图标记用于指代相似的组件。在下面的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的更透彻的理解。然而，很明显，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例，各个实施例在不矛盾的前提下可以相互结合相互引用。
34.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语
″
第一
″
、
″
第二
″
等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语
″
包括
″
和
″
具有
″
以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
35.另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案
″
上
″
时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层
″
下
″
时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层
″
上
″
和
″
下
″
的指代。
36.根据构建量子比特所采用的不同物理体系，量子比特在物理实现方式上包括超导量子电路、半导体量子点、离子阱、金刚石空位、拓扑量子、光子等。
37.超导量子计算是目前进展最快最好的一种固体量子计算实现方法。由于超导量子电路的能级结构可通过外加电磁信号进行调控，电路的设计定制的可控性强。同时，得益于基于现有的成熟集成电路工艺，超导量子电路具有多数量子物理体系难以比拟的可扩展性。目前，量子比特的结构常采用单个对地的电容，及一端接地、另一端与该电容连接的超导量子干涉装置，并且该电容常为十字型平行板电容，参见图1所示，十字型电容板cq被接地平面(gnd)包围，且十字型电容板cq与接地平面(gnd)之间具有间隙，超导量子干涉装置squid的一端连接至十字型电容板cq，另一端连接至接地平面(gnd)，由于十字型电容板cq的第一端通常用于连接超导量子干涉装置squid，第二端用于与读取谐振腔耦合，第一端和第二端的附近需要预留一定的空间用于布线，例如，第一端的附近需预留布置xy信号线和z信号线的空间，十字型电容板cq的另外两端用于与相邻量子比特耦合，这种结构的量子比特便于一维链排布，但在量子芯片上呈一维链排布的量子比特，每个量子比特仅与左右相邻
的两个量子比特耦合，量子比特间的连通性并不好，该结构有一定的局限性。
38.为此，本技术提供一种量子芯片及其制备方法和一种量子计算机，以解决现有技术中的不足，它所具有的量子比特结构便于二维排布，二维排布的阵列中处于相邻位置的两个所述量子比特形成耦合，即任一量子比特与相邻的四个量子比特均耦合实现了连通，以此实现量子比特数量的扩展。
39.图2为本技术提供的一种量子芯片的结构示意图。
40.图3为图1中a区域的放大示意图。
41.图4为图1中b区域的放大示意图。
42.结合图2、图3和图4所示，本技术提供的一种量子芯片，包括：
43.多个量子比特1，多个所述量子比特1在衬底上呈阵列排布，所述量子比特1包括：第一电容板11、第二电容板12和第一超导量子干涉装置13，所述第一超导量子干涉装置13的一端与所述第一电容板11连接，另一端与所述第二电容板12连接；
44.其中，所述第一电容板11包括交汇的第一臂111和第二臂112；所述第二电容板12包括交汇的第三臂121和第四臂122，即在本技术的实施例中，第一臂111和第二臂112具有相同的一端，第三臂121和第四臂122具有相同的一端；阵列排布中的一个所述量子比特1的所述第一臂111和所述第二臂112中之一与相邻所述量子比特1的所述第三臂121和所述第四臂122中之一耦合。
45.在本技术实施例中，量子芯片上的量子比特1采用具有交汇的第一臂111和第二臂112的第一电容板11，以及具有交汇的第三臂121和第四臂122的第二电容板12，并将第一超导量子干涉装置13的一端连接至所述第一电容板11，另一端连接至所述第二电容板12，这种结构的量子比特1便于二维排布，二维排布的阵列中处于相邻位置的两个所述量子比特1形成耦合，即任一个量子比特1与相邻的四个量子比特1均耦合实现了耦合连通，以此实现衬底上量子比特数量的扩展。
46.另外，需要说明的是：在本申的请实施例中，第一超导量子干涉装置13与接地平面(gnd)没有直接的物理接触，避免在量子芯片生产、测试过程中对接地平面(gnd)的操作而造成第一超导量子干涉装置13损坏的情况，并且相对于单个对地电容的结构，与接地平面(gnd)形成电容的第一电容板11、第二电容板12的物理尺寸更大，二维排布时衬底上预留给布线的空间更大，可以容置读取谐振腔和调控信号线等结构。
47.参见图2所示，为了便于本技术实施例的描述，用q1、q2、q3和q4表示一个阵列排布的基本单元中的各个量子比特1，其中，量子比特q1、量子比特q2、量子比特q3、量子比特q4中的每个量子比特均包括第一电容板11和第二电容板12，第一电容板11和第二电容板12不直接连接接地平面(gnd)，而是与接地平面gnd之间具有合适的间隙，间隙的物理尺寸根据量子芯片的性能参数的需要进行设计确定，需要说明的，第一电容板11与接地平面(gnd)之间形成电容c1，第二电容板12与接地平面(gnd)之间形成电容c2，第一电容板11和第二电容板12之间形成电容c3，可以根据量子芯片的性能参数计算确定电容c1、电容c2和电容c3的值进而计算确定出第一电容板11和第二电容板12的物理尺寸，由此即可确定第一臂111和第二臂112，以及第三臂121和第四臂122的物理尺寸。
48.结合图2和图1所示，在本技术实施例中量子比特能级系统的非谐性与图1中量子比特的能级系统的非谐性相同的情况下，本技术实施例中的电容c1、电容c2和电容c3，只要
满足相对于图1中量子比特的结构，本技术实施例中的量子比特包括了多个电容，在进行量子芯片设计时，可以根据实际情况(例如，考虑读取谐振腔的尺寸等因素)选取每个电容的值，例如，当c3电容比较小时，选取c1＝c2＝2cq，因此，相对于图1中的电容板，本技术实施例所采用的结构可以将第一电容板、第二电容板的物理尺寸扩大，从而可以预留出较大的空间用于布线。
49.在一些实施方式中，在衬底上形成了所述第一电容板11、所述第二电容板12、所述第一超导量子干涉装置13和接地平面(gnd)，呈阵列排布的量子比特q1、量子比特q2、量子比特q3和量子比特q4可以被接地平面(gnd)围绕，第一电容板11、第二电容板12可以通过暴露衬底表面的间隙与接地平面(gnd)分离。本技术实施例中，衬底可以采用诸如硅或蓝宝石的介电衬底，在本技术的实施例中，量子比特q1、量子比特q2、量子比特q3、量子比特q4和接地平面(gnd)形成在硅衬底上。所述第一电容板11、所述第二电容板12和接地平面(gnd)可以由在等于或低于临界温度的温度时展现超导特性的超导体材料形成，例如铝、铌或氮化钛等等，具体实施时不限于这几种，在等于或低于临界温度的温度时展现超导特性的材料均可用于形成所述第一电容板11、所述第二电容板12和接地平面(gnd)。
50.为了制造本技术实施例中的量子芯片，衬底上呈阵列排布的量子比特1需要多个层来形成第一超导量子干涉装置13，在一些实施方式中，每个第一超导量子干涉装置13均包括两个并联的约瑟夫森结，每个约瑟夫森结均为超导层-绝缘层-超导层的层叠结构，可以沉积第一层超导体材料以形成约瑟夫森结的第一超导层，然后在第一超导层的部分区域氧化以形成绝缘层，然后可以沉积第二层超导体材料以形成约瑟夫森结的第二超导层，从而获得超导层-绝缘层-超导层的层叠结构。示例性的，为了方便同步制备量子芯片上的多个约瑟夫森结，降低工艺难度，量子芯片上的约瑟夫森结均为同向结构，即多个约瑟夫森结的第一超导层、绝缘层、第二超导层的延伸方向对应相同，多个约瑟夫森结的第一超导层、绝缘层、第二超导层的层叠次序也相同。
51.为使衬底上预留的空间最大化以满足布线(读取谐振腔和调控信号线等结构)需求，在本技术的一些实施例中，所述超导量子干涉装置13的一端与所述第一臂111和所述第二臂112的交汇处连接，另一端与所述第三臂121和所述第四臂122的交汇处连接，参照图3所示，记第一臂111和第二臂112交汇的一端为第一交汇端，第三臂121和第四臂122交汇的一端为第二交汇端，则所述超导量子干涉装置13位于所述第一交汇端和第二交汇端之间，在本技术的其他一些实施例中，所述第一臂111和所述第二臂112正交，所述第三臂121和所述第四臂122正交，这两种形式可以根据需要彼此结合。
52.在本技术的一些实施例中，所述量子比特1呈阵列排布的基本单元为正方形或菱形，以便于能够在正方形或菱形的基本单元内布线，具体实施时，可以不限于此。
53.在本技术的一些实施例中，所述衬底上还形成有与所述量子比特1耦合的读取谐振腔16和调控信号线，调控信号线包括脉冲调制线14和第一磁通调制线15，本技术中，可以根据读取谐振腔16和调控信号线的尺寸调整阵列排布的基本单元形状，以及所述第一臂111和所述第二臂112、第三臂121和所述第四臂122之间采用正交或非正交形式以获得足够的空间布线。
54.在本技术的一些实施例中，所述第一超导量子干涉装置13包括相互并联的约瑟夫
森结，相互并联的约瑟夫森结可以是两个相互并联的约瑟夫森结构成，即由约瑟夫森结形成的超导环，所述约瑟夫森结为隧道结、点接触、或者其他呈现约瑟夫森效应的结构。
55.在本技术的一些实施例中，处于相邻位置的两个所述量子比特1之间还形成有耦合结构2，所述耦合结构2与一个所述量子比特1的所述第一臂111和所述第二臂112中之一，以及相邻所述量子比特的所述第三臂121和所述第四臂122中的之一均耦合，示例性的，结合图2、图3和图4所示，所述耦合结构2与一个所述量子比特1的所述第二臂112，以及相邻所述量子比特的所述第三臂121均耦合。所述耦合结构2与两个所述量子比特1均耦合以实现相邻量子比特1的间接耦合，在一些实施方式中，所述耦合结构2可以采用电容、谐振腔等结构，也可以采用频率可调谐的耦合结构，示例性的，所述频率可调谐的耦合结构包括第三电容板21和第二超导量子干涉装置22，所述第二超导量子干涉装置22的一端连接至所述第三电容板21另一端连接至所述接地平面(gnd)，由此，所述第三电容板21与所述接地平面(gnd)之间即形成对地电容，该对地电容和第二超导量子干涉装置22并联，所述第二超导量子干涉装置22为约瑟夫森结组成的超导环状结构，采用这种形式的耦合结构2，便于实现对相邻量子比特1之间耦合强度的调控，便于实现双量子逻辑门在量子芯片上的执行。在一些实施方式中，所述超导环状结构中包含有至少三个约瑟夫森结，其中的两个约瑟夫森结并联形成环状结构后，该环状结构再与另一个约瑟夫森结并联。本技术的实施例通过改变流经约瑟夫森结的电流产生的磁场，即可改变耦合结构的频率，如此，即实现了阵列排布中相邻位置的量子比特1的间接耦合，同时，也便于利用所述耦合结构来实现对量子比特之间耦合强度的调控，通过外加磁通即可对所述耦合结构2的频率进行调节，示例性的，可以通过第二磁通调制线23调整所述第二超导量子干涉装置22的磁通量以实现对所述耦合结构2的频率调节。
56.参见图2所示，耦合结构2分别与量子比特q1和量子比特q4实现耦合，从而产生了量子比特q1和量子比特q4之间的间接耦合，并且，通过调节耦合结构2的频率，可以调节量子比特q1和量子比特q4之间的耦合强度。具体的，所述耦合结构2包括第二超导量子干涉装置22，以及与所述第二超导量子干涉装置22并联的电容，示例性的，所述耦合结构2包括第三电容板21和第二超导量子干涉装置22，所述第二超导量子干涉装置22的一端连接至所述第三电容板21，另一端连接至所述接地平面(gnd)，由此，所述第三电容板21与所述接地平面(gnd)之间即形成对地电容，该对地电容和第二超导量子干涉装置22并联；其中，所述第二超导量子干涉装置22包括并联的两个约瑟夫森结，用于通过外加磁通对所述耦合结构2的频率进行调节。
57.通过对量子比特q1和量子比特q4外加磁通，使得该外加的磁通直接影响量子比特的约瑟夫森能量，从而可以改变量子比特的频率，进而可以便捷地通过调节通过第一超导量子干涉装置13的磁通来调节量子比特1的频率，从而可以实现耦合量子比特q1与量子比特q4之间的耦合。
58.图5为本技术提供的一种量子芯片的制备方法的流程图。
59.参考图5所示，并结合图2、图3和图4所示，本技术的实施例还提供了一种量子芯片的制备方法，所述量子芯片包括多个量子比特，多个所述量子比特呈阵列排布，所述制备方法包括：
60.s501、形成各所述量子比特的第一电容板和第二电容板于所述衬底上，其中，所述
第一电容板包括交汇的第一臂和第二臂，所述第二电容板包括交汇的第三臂和第四臂，且在阵列排布中的一个所述量子比特的所述第一臂和所述第二臂中之一与相邻所述量子比特的所述第三臂和所述第四臂中之一耦合；以及
61.s502、形成超导量子干涉装置于所述衬底上，所述超导量子干涉装置的一端与所述第一电容板连接，另一端与所述第二电容板连接。
62.本技术实施例提供的一种量子芯片的制造可能需要沉积一种或多种材料，例如超导体、电介质和/或金属。取决于所选择的材料，这些材料可以使用诸如化学气相沉积、物理气相沉积(例如，蒸发或溅射)的沉积工艺或外延技术以及其他沉积工艺来沉积。本技术实施例描述的一种量子芯片的制备工艺可能需要在制造过程期间从器件去除一种或多种材料。取决于要去除的材料，去除工艺可以包括例如湿蚀刻技术、干蚀刻技术或剥离(lift-off)工艺。可以使用已知的曝光(lithographic)技术(例如光刻或电子束曝光)对形成本文所述的电路元件的材料进行图案化。
63.本技术的实施例还提供了一种量子计算机，所述量子计算机为超导体系，且所述量子计算机至少设置有本技术的实施例中所述的量子芯片或本技术的实施例中所述的制备方法制备的量子芯片，以及与所述量子芯片连接的操控和读取装置。
64.操控和读取装置利用第一磁通调制线15上的磁通调控信号将量子比特1的频率调整到工作频率，此时通过脉冲调制线14施加量子态调控信号对处于初始态的量子比特1进行量子态调控，采用读取谐振腔16读取调控后的量子比特1的量子态。操控和读取装置通过在与读取谐振腔16耦合的读取信号传输线上施加读取探测信号(例如，频率为4-8ghz的微波信号)，通过解析经读取信号传输线输出的读取反馈信号(响应于读取探测信号的信号)确定量子比特所处于的量子态。
65.这里需要指出的是：以上超导量子计算机中的量子芯片与上述结构类似，且具有同上述超导量子芯片实施例相同的有益效果，因此不做赘述。对于本技术超导量子计算机实施例中未披露的技术细节，本领域的技术人员请参照上述超导结构的描述而理解，为节约篇幅，这里不再赘述。
66.以上依据图式所示的实施例详细说明了本技术的构造、特征及作用效果，以上所述仅为本技术的较佳实施例，但本技术不以图面所示限定实施范围，凡是依照本技术的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本技术的保护范围内。