提供开关电容器积分器的方法和电路与流程

提供开关电容器积分器的方法和电路
1.相关申请的交叉引用
2.本技术要求于2020年6月3日提交的美国专利申请第号16/892，193的优先权和权益，该专利申请的全部内容如同在下文所完全阐述地通过引用结合于此，并且用于所有适用的目的。
技术领域
3.本技术总体上涉及积分器电路，并且更具体地，涉及开关电容积分器电路。


背景技术：

4.一些系统使用积分器电路例如以测量电压。例如，一个系统具有被设置在开关网络内的采样电容器。在被称为采样相位的第一相位期间，开关网络将采样电容器耦合在接地与待测量的电压之间。在被称为积分相位的第二相位期间，开关网络将电容器与接地和待测量的电压解耦，并且替代地将电容器耦合在参考电压和运算放大器(op amp)输入之间。运算放大器的输出是积分电压。
5.然而，当测量可能与参考电压一样高的电压时，可能出现问题。具体地，如果参考电压的电平和待测量的电压的电平近似相同，则积分器可能变得饱和，从而潜在地不能提供可靠的输出。
6.因此，需要一种更可靠的积分器，并且更具体地说，需要一种在测量与参考电压电平近似相同的电压电平时不易饱和的积分器。


技术实现要素：

7.各种实现涉及提供更可靠的积分器电路的电路和方法。在一个示例中，积分器电路可以具有与采样电容器并联耦合的较小电容器。在采样相位期间，采样电容器和较小的电容器两者都被充电。在积分相位期间，开关被闭合以产生具有放大器的反馈回路，并且较小电容器的端子被交换以减去采样电容器的采样电荷的一部分。其效果是输入信号的动态范围可以被压缩，从而防止积分器饱和并且允许其提供有价值和可靠的输出。
8.根据一个实现，积分器电路包括：运算放大器；被耦合到运算放大器的输入的第一电容器；第二电容器，其与第一电容器被并联耦合，使得第一电容器的第一端子被配置为通过第一开关电耦合到第二电容器的第一端子；以及第二开关，其被配置为将第二电容器的第一端子电耦合到第一电容器的第二端子。
9.根据另一实现，一种操作积分器电路的方法包括：在积分器电路的采样相位期间将第一电容器的第一端子电耦合到第二电容器的第一端子；以及在积分器电路的积分相位期间将第一电容器的第二端子电耦合到第二电容器的第一端子。
10.根据另一实现，积分器电路包括：运算放大器；被耦合到运算放大器的输入的第一电容器；第二电容器；以及用于在积分器电路的采样相位期间将第二电容器与第一电容器并联地电耦合并且用于在积分器电路的积分相位期间相对于第一电容器反转第二电容器
的极性的装置。
11.根据又一实现，片上系统(soc)包括：带隙参考生成器，其被配置为产生带隙电压；模数转换器(adc)，其被耦合以从带隙参考生成器接收带隙电压；其中adc包括具有第一电容器和第二电容器的积分器电路，第二电容器被并联耦合到第一电容器，使得第一电容器的第一端子被配置为通过第一开关电耦合到第二电容器的第一端子，并且第二开关被配置为将第二电容器的第一端子电耦合到第一电容器的第二端子。
附图说明
12.图1是根据各种实现的示例积分器电路的图示。
13.图2是根据一个实现的图1的示例积分器电路的图示。
14.图3是根据一个实现的构建图1和图2的积分器电路的示例架构的图示。
15.图4是根据一个实现的在采样相位期间图3的示例积分器电路的图示。
16.图5是根据一个实现的在积分相位期间图3的示例积分器电路的图示。
17.图6是示出根据一个实现的示出了输入电压的动态范围压缩的示例曲线的图示，该动态范围压缩可以使用根据图1－5的原理的积分器电路来被实现。
18.图7是根据一个实现的使用积分器电路的示例方法的流程图的图示。
19.图8是根据一个实现的使用积分器电路的sigma delta调制器的图示。
20.图9是根据一个实现的实现了可以包括积分器电路的sigma delta调制器的片上系统(soc)的图示。
具体实施方式
21.本文提供的各种实现包括提供更可靠的开关电容积分器电路的电路和方法。在一些实现方式中，开关电容积分器电路可以被包括在模数转换器(adc)中，但是实现方式的范围不限于adc。
22.示例实现包括积分器电路，该积分器电路具有耦合到运算放大器(op amp)的输入的采样电容器和并联耦合到采样电容器的附加电容器，使得采样电容器的第一端子通过第一开关被耦合到附加电容器的第一端子。积分器电路还具有将附加电容器的第一端子耦合到采样电容器的第二端子的第二开关。因此，在采样相位期间，采样电容器和附加电容器两者都可以被充电。在积分相位期间，附加电容器的端子被交换，这从采样电容器中减去采样电荷的一部分。
23.继续该示例，减去采样电荷的一部分导致输入信号的动态范围被压缩。在该示例中，输入信号可以是待测量的电压。此外，积分器电路可以使用具有与待被测量的电压的电平近似相同的电平的参考电压。然而，由于输入电压(待测量的电压)已经压缩了其动态范围，则其达到的最高水平可以减少已知部分(例如，5％)，这在该示例中足以防止积分器饱和。换言之，输入电压被应用到运算放大器时的电平可以低于参考电压，使得输入电压和参考电压之间的差减小或避免饱和。
24.此外，在该示例中，积分器电路可以包括用于采样电容器和附加电容器的任何适当的电容值。在一个示例中，附加电容器具有比采样电容器的电容的10％小的电容。然而，在任何特定应用中，附加电容器的值可以取决于输入电压的动态范围的期望的压缩电平。
25.继续该示例，积分器电路可以进一步接收到第一开关的第一时钟信号和第二开关的第二时钟信号。第一时钟信号和第二时钟信号可以不重叠。当第一时钟信号为高时，其对应于采样相位，而当第二时钟信号为高时，其对应于积分器的积分相位。
26.积分器电路的示例应用包括sigma delta调制器，其包括adc。例如，sigma delta调制器可以被用于测量带隙参考生成器的输出，其中带隙电压与电源轨(vdd)的电平近似相同。当积分器电路测量带隙电压并且使用vdd作为参考电压时，那么上文所论述的原理压缩带隙电压的动态范围，使得运算放大器所见的电压与vdd的电平足够不同以减小或避免积分器电路的饱和。
27.各种实现可以包括操作积分器电路的方法。例如，该方法可以包括在积分器电路的采样相位期间将采样电容器的第一端子耦合到附加电容器的第一端子。方法可以进一步包括在积分器电路的积分相位期间将第二电容器的第二端子耦合到附加电容器的第一端子。在该示例中，相对于采样电容器反转附加电容器的极性减去采样电荷的一部分。
28.上述一些实现的优点在于其可以通过减少或防止饱和来提供相对于其它积分器电路的改进的性能。另一优点在于各种实现可以通过添加小电容器和多个开关来被实现，与可以尝试类似结果但添加一个或多个运算放大器的解决方案相比，这提供了低功率解决方案并节省了硅面积。由于动态范围压缩而引起的信号的任何降级可以通过系统的增加的线性来抵消。换言之，在各种应用中，增加的线性度可以为测量接近参考电压电平的输入电压电平的系统提供令人满意的操作，并且由于动态范围压缩而导致的任何精度缺失可以显著小于从饱和预期的精度缺失。
29.图1是根据一个实现的积分器电路100的图示。积分器电路100包括三个不同的电容器。电容器cs是采样电容器，并且被设置在电压输入vin和运算放大器(op amp)110的反相输入之间。电容器ca是附加电容器，并且其与采样电容器cs被并联设置。电容器cf是被耦合到运算放大器110的反相输入和运算放大器110的输出两者的反馈电容器。
30.积分器电路100还包括各种开关以接通和断开连接。第一组开关被标记为s1，并且第二组开关被标记为s2。
31.首先看采样相位，s1开关接通，而s2开关断开。这产生了从电压输入vin到被标记为vcm的端子的电路径。在该实现中，vcm可以指可以被用作虚拟接地的共模电压。在另一实现中，vcm可以指实际接地。无论如何，在图1的实现中，输入电压vin是待测量的电压，vcm是虚拟接地或接地。参考电压vref是指电源电压，其可以包括电压漏极－漏极(vdd)。在采样相位期间，标记为vref的端子从采样电容器cs被解耦，因为开关s2闭合，所以运算放大器110的反相输入也是如此。
32.在采样相位期间，电容器cs被充电。类似地，附加电容器ca也被充电，因为其与采样电容器cs被并联连接。电容器cs和ca的大小可以根据应用的目的相对于彼此被确定。如上所述，电容器ca可以比电容器cs小，使得其可以从电容器cs中减去采样电荷的一部分。电荷的所减除部分可以大到足以压缩在运算放大器110的反相输入端看到的输入电压的动态范围以减小或防止饱和，但是也可以小到足以允许积分器电路100提供精确的输出。因此，在一个示例中，电容器ca具有采样电容器cs的约10％或更小的电容，各种应用可以使用不同的相对电容。
33.图2示出了根据一个实现的示例积分器电路100。图2示出了在图1的采样相位之后
的积分相位期间的示例积分器电路100。在积分相位期间，开关s1断开(关断)，而开关s2接通(闭合)。当开关s1断开时，输入电压和vcm从采样电容器cs被电解耦或断开连接。导通开关s2将开关电容器cs电耦合到vref和运算放大器110的反相输入。
34.此外，在积分相位期间，附加电容器ca的极性与其在图1中的极性相比被反转。换言之，如果在采样相位期间电容器ca的第一端子被耦合到电容器cs的第一端子并且电容器ca的第二端子被耦合到电容器cs的第二端子，则积分相位看到端子连接为第一端子到第二端子和第二端子到第一端子。结果是在采样相位期间存储在附加电容器ca中的电荷在积分相位被放电，从而从电容器cs中减去该电荷量。输出vout表示输入电压vin的积分。
35.图1和图2的积分器电路100在操作期间根据一组时钟在采样相位和积分相位之间的交替，诸如以下关于图3－5描述的时钟。因此，至少当时钟被应用时，积分器电路100根据时钟的频率执行交替的采样相位和积分相位。
36.图3是根据一个实现的示例积分器电路200的图示。积分器电路200示出了一种方式，其中图1和图2的积分器电路100可以使用用于开关s1和s2的nmos晶体管被制成，并且由时钟1和时钟2操作。开关s1、s2可以使用任何适当的技术被制成。例如，一些实现可以使用负沟道金属氧化物半导体(nmos)晶体管，使得被施加于栅极的逻辑1导致晶体管以导通。在另一示例中，一些实现可以使用正沟道金属氧化物半导体(pmos)晶体管，因此被施加于栅极的逻辑0导致晶体管以接通。各种应用可以使用任何适当的晶体管技术或开关技术，并且为了便于理解，以下参考图4和5描述的时钟假设nmos晶体管作为示例。然而，实现的范围不限于任何交换技术。例如，一些实现可以使用机械或继电器开关。
37.再次，开关组被示为第一组开关s1和第二组开关s2。在本示例中，开关s1根据时钟1被操作，开关s2根据时钟2被操作。注意，在该示例中，时钟1和时钟2不具有逻辑1的重叠区域，尽管其确实具有逻辑0的重叠区域。这种设计减少了所有开关同时闭合的机会，这可能导致电容器cs、ca和cf中的一个或多个电容器的短路或不期望的放电。此外，在该示例中，积分相位和采样相位不重叠并且彼此不同，如时钟1和时钟2的180
°
偏移所示。
38.在图3中示出了附加开关以描述允许相对于采样电容器cs反转附加电容器ca的极化的一种可能的技术。在该示例实现中，附加开关也可以根据所示的时钟1或时钟2来被操作。
39.图4是在采样相位期间示例积分器电路200的图示。在示例采样相位中，时钟1处于逻辑1，而时钟2处于逻辑0。开关s1接通，从而在vcm和vin之间电耦合附加电容器ca。当开关s1接通时，其还在vin和vcm之间电耦合采样电容器cs。开关s2断开。
40.此外在该示例中，附加电容器ca的端子401被电耦合到采样电容器cs的端子411。电容器cs和ca在采样相位期间都被充电。电耦合是通过开关s1，其在图4中示出为闭合的。
41.图5是在积分相位期间示例积分器电路200的图示。在示例积分相位中，时钟1处于逻辑0，并且时钟2处于逻辑1。开关s2接通，并且开关s1断开。因此，附加电容器ca被电耦合在vref与最靠近运算放大器110的采样电容器cs的端子511之间。
42.附加电容器ca的端子401现在被电耦合到采样电容器cs的端子511。电耦合是由于开关s2接通，其在图5中示出为闭合。因此，与图4所示的布置相比，附加电容器ca的极性相对于采样电容器cs被反转。电容器ca在积分相位中从电容器cs减去电荷。
43.积分器电路200在采样相位和积分相位之间交替，正如以上关于图1和2所描述的。
尽管在图4－5中仅示出了两个时钟周期，但是应当理解时钟1和2可以按照期望的那样继续工作，从而在vout处产生对差值vin－vref进行积分的波形。
44.当然，实现的范围不限于图4和5所示的特定实现。例如，另一实现可以使用pmos晶体管作为开关s1和s2，在这种情况下，时钟1和2将被反相。如上所述，实现的范围不限于任何交换技术。
45.此外，电容器cs、ca和cf可以以任何适当的方式被实现，诸如通过使用nmos电容器、金属板电容器等。因此，实现的范围不限于任何电容器技术。
46.此外，存在不同类型的运算放大器，诸如反相、反相求和以及非反相。实现的范围不限于任何运算放大器技术。
47.在采样相位期间，电容器cs和ca并联被连接。因此存储在cs中的电荷由以下等式给出，其中qs是电荷，并且cs是cs的电容。
48.qs＝cs(v
in-v
cm
)
49.类似地，存储在ca中的电荷由以下等式给出，其中qa是电荷，并且ca是ca的电容。
50.qa＝ca(v
in-v
cm
)
51.在积分相位期间，电容器ca的端子被交换，因此电荷qa被从qs中减去。qf是电容器cf上的电荷，并且δqf是在每个积分相位中被添加到cf上的总电荷的电荷部分。
52.qi＝cs(v
ref-v
cm
)δqf＝q
s-q
a-qi[0053][0054]
在这点上，我们引入作为vin的压缩电平的v
eff
的概念。还注意δqf可以如何相对于如图6所示的v
eff
来被表达。
[0055][0056]
δqf＝cs(v
eff-v
ref
)
[0057]
对于省略ca的系统，反馈电容器cf上的电荷变化由下式给出：
[0058]
δqf＝cs(v
in-v
ref
)
[0059]
在图1－5的示例实施方案中，vin与v
eff
之间的差导致积分器电路中的较低或消除的饱和。因此，本文描述的实现的一个优点是压缩vin的电平以减少或避免电容器和开关的布置的饱和的能力，电容器和开关的布置在许多应用中不会导致过多的硅面积。
[0060]
图6是示例曲线600的图示，其在一个示例实现中相对于vin绘制v
eff
。在该示例中，附加电容器ca与采样电容器cs的比率为0.1。此外，vcm是等于vdd的一半的真实共模电压，并且轨到轨输入vin是在零到vdd的范围内。使用用于有效输入电压v
eff
(上述)的公式并且插入刚刚给出的值，分别地，针对vin＝vdd，v
eff
等于vdd的95％，并且针对vin＝0，v
eff
等于vdd的5％。
[0061]
图7中示出了用于操作积分器电路的示例方法700的流程图。在一个示例中，方法700由图1－5中所示的实现中的任一个实现通过接收至少两个时钟信号并且操作开关组来执行，诸如以上示出为开关s1和开关s2的那些开关组。
[0062]
在动作710处，在积分器电路的采样相位期间，采样电容器的第一端子被电耦合到附加电容器的第一端子。图4示出了一个示例，其中附加电容器ca与采样电容器cs被并联电
耦合。在该示例中，电容器ca的端子401被电耦合到采样电容器cs的端子410。电耦合可以通过导通被设置在电信号路径中的晶体管来执行。例如，晶体管(例如s1)可以由第一时钟控制。第二时钟可以关断其它晶体管(例如，s2)。
[0063]
动作710还可以包括在采样相位期间将第一电容器的第二端子电耦合到第二电容器的第二端子。
[0064]
在动作720处，采样电容器的第二端子在积分器电路的积分相位期间被耦合到附加电容器的第一端子。例如，在图5中，附加电容器ca的端子401被电耦合到采样电容器cs的端子511。同样，可以通过使用至少两个时钟导通晶体管(例如s2)和关断其它晶体管(例如s1)来执行电耦合。这个示例中的积分相位包括在采样电容器cs被积分到运算放大器之前从采样电容器cs中减去部分采样电荷。此外，此示例中的积分相位包括将采样电容器放电到由反馈电容器cf产生的反馈回路和运算放大器的反相输入。
[0065]
动作720还可以包括在积分相位期间将第一电容器的第一端子电耦合到第二电容器的第二端子。
[0066]
实现的范围不限于图7所示的动作。相反，各种实现可以添加、省略、重新排列或修改各种动作。例如，一些实现可以包括根据时钟的频率重复动作710－720。
[0067]
图8是根据一个实现的示例sigma delta调制器800的图示。sigma delta调制器800可以包括积分器块801。图1－7中所示的积分器实现对差值(vin－v
ref
)进行积分，并且因此包含图8中的“+”块804和积分器块801两者。此外，sigma delta调制器800可以在一些实现中被用作模数转换器(adc)。
[0068]
sigma delta调制器800包括积分器块801，积分器块801是离散时间、开关电容积分器电路，诸如以上参照图1－7所描述。积分器块801如同输入信号vin在输入之前被缩放为v
eff
一样工作，如图8所示，其中v
eff
被用作输入。积分器801的输出被提供给单位adc 802。adc 802的输出通过数模转换器(dac)803被反馈。在单位实现中，adc 802是比较器，并且dac 803是1位dac。实现的范围还包括多位调制器，其中adc 802的输出被反馈到dac 803，其中dac 803被缩放为适当的分辨率。adc 802的输出(vt)是表示v
eff
电平的数字输出，v
eff
电平表示vin电平。
[0069]
图8的sigma delta调制器800可以被用于多种应用中。参考图9更详细地描述了一种这样的应用，其中sigma delta调制器800在片上系统(soc)内提供参考电压的测量输出。
[0070]
图9是根据一个实现的示例soc 900的图示。在该示例中，soc 900在半导体裸片上被实现，并且其包括多个系统组件910－990。具体地，在该示例中，soc 900包括中央处理单元(cpu)910，其是具有四个处理器核、核0－核3的多核通用处理器。当然，实现的范围不限于任何特定数量的核，因为其它实现可以包括cpu 910中的两个核、八个核或任何其它适当数目的核。soc 900进一步包括其它系统组件，诸如第一数字信号处理器(dsp)940、第二dsp 950、调制解调器930、图形处理单元(gpu)920、视频子系统960、无线局域网(wlan)收发器970和视频前端(vfe)子系统980。
[0071]
soc 900还包括参考生成器990，其在此示例中包括带隙参考生成器。参考生成器990向soc 900上的不同组件提供参考电流和参考电压。例如，不同组件910－980中的每个组件可以包括使用参考电压或参考电流的各种子组件。可以使用参考电压或参考电流的子组件的示例包括低压差(ldo)电压调节器、adc、电流模式逻辑(cml)缓冲器、锁相环(pll)、
延迟锁定环(dll)、放大器、滤波器、串行器解串行器物理接口(serdesphy)和各种负载。这种子组件没有在图9中明确被示出，但是应当理解，图9的soc被预期包括采用参考电压或电流的多个子组件。
[0072]
soc 900可以实施sigma delta调制器800以测量来自参考生成器990的带隙电压。例如，当使用根据图1－5所示架构的积分器电路被实现时，sigma delta调制器800将来自参考生成器990的带隙电压输入为vin，并且将来自电源轨的vdd输入为vref。接地可以是共模电压或接地电源线(例如，电压源－源，vss)。在来自参考生成器990的带隙电压具有与vdd类似的范围的情况下，积分器电路然后将压缩带隙电压的动态范围以避免积分器的饱和并且确保sigma delta调制器800的准确输出。
[0073]
如本领域的技术人员现在将理解的并且取决于手头的特定应用，在不脱离本公开的精神和范围的情况下，可以在本公开的设备的材料、装置、配置和使用方法中做出许多修改、替换和变化。鉴于此，本公开的范围不应限于本文示出和描述的特定实现的范围，因为仅是通过其一些示例的方式，而是应与下文所附的权利要求及其功能等同物的范围完全相称。