内存条热插拔方法及装置、内存条与流程

1.本公开涉及集成电路技术领域，具体而言，涉及一种内存条热插拔方法、内存条热插拔装置、内存条。


背景技术：

2.dimm(dual-inline-memory-modules，双列直插式存储模块)内存条提供了64位的数据通道，得到了广泛应用。
3.一般情况下，在内存条的实际应用中，是无法进行热插拔的。一旦内存条出现异常，对内存条的更换必须在系统下电的情况下进行。
4.然而，通常系统的下电过程耗时较长，导致内存条的更换极不便利。
5.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

6.本公开的目的在于提供一种内存条热插拔方法、内存条热插拔装置、内存条，以提供一种在系统不下电的情况下对内存条进行热插拔的方式。
7.本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
8.根据本公开的第一方面，提供一种内存条热插拔方法，包括：在系统处于上电状态下，响应于异常内存条的更换按键的触发操作，将所述异常内存条上的数据复制到空闲内存条中；在所述数据复制完后，对所述异常内存条下电，更换所述异常内存条为新内存条；响应于所述新内存条的上电按键的触发操作，对所述新内存条上电。
9.在本公开的一种示例性实施方式中，所述对所述异常内存条下电，包括：拉低所述异常内存条对应的电源管理芯片使能信号，以使所述异常内存条下电。
10.在本公开的一种示例性实施方式中，在所述异常内存条下电后，所述方法还包括：将所述异常内存条从系统的内存映射表中移除。
11.在本公开的一种示例性实施方式中，在所述新内存条上电后，所述方法还包括：将所述新内存条添加到系统的内存映射表中。
12.在本公开的一种示例性实施方式中，所述方法还包括：根据异常数据的逻辑地址，确定所述异常内存条的物理地址。
13.在本公开的一种示例性实施方式中，所述将所述异常内存条上的数据复制到空闲内存条中，包括：停止对所述异常内存条的写入操作，通过读操作将所述异常内存条中的数据存入缓存中；将所述缓存中的数据写入所述空闲内存条中。
14.在本公开的一种示例性实施方式中，对所述新内存条上电，包括：拉高所述新内存条对应的电源管理芯片使能信号，以使所述新内存条上电。
15.根据本公开的第二方面，提供一种内存条热插拔装置，包括：数据复制模块，用于
在系统处于上电状态下，响应于异常内存条上的更换按键的触发操作，将所述异常内存条上的数据复制到空闲内存条中；下电模块，用于在所述数据复制完后，对所述异常内存条下电，更换所述异常内存条为新内存条；上电模块，用于响应于所述新内存条上的上电按键的触发操作，对所述新内存条上电。
16.根据本公开的第三方面，提供一种内存条，包括：内存条本体和设置在所述内存条本体上的更换按键和上电按键；其中，所述更换按键和所述上电按键分别通过输入输出接口与中转器连接，所述中转器用于在所述输入输出接口发生电平转换时，将系统管理总线信号发送给cpu；所述cpu用于在接收到所述系统管理总线信号后，对所述内存条上电或下电。
17.在本公开的一种示例性实施方式中，还包括第一电源和第一电阻；其中，所述输入输出接口通过所述更换按键接地，所述第一电源设置在所述输入输出接口和所述更换按键的连线上，所述第一电阻设置在所述第一电源的连接线上。
18.在本公开的一种示例性实施方式中，还包括第二电源和第二电阻；其中，所述输入输出接口通过所述上电按键接地，所述第二电源设置在所述输入输出接口和所述上电按键的连线上，所述第二电阻设置在所述第二电源的连接线上。
19.在本公开的一种示例性实施方式中，还包括第三电源；其中，所述输入输出接口接地，所述更换按键设置在所述第三电源和所述输入输出接口之间。
20.在本公开的一种示例性实施方式中，还包括第四电源；其中，所述输入输出接口接地，所述上电按键设置在所述第四电源和所述输入输出接口之间。
21.在本公开的一种示例性实施方式中，所述上电按键和所述更换按键均为开关。
22.在本公开的一种示例性实施方式中，所述cpu与所述内存条的电源管理芯片相连，所述cpu通过将电源管理芯片使能信号拉低，以控制所述内存条下电；所述cpu通过将所述电源管理芯片使能信号拉高，以控制所述内存条上电。
23.本公开提供的技术方案可以包括以下有益效果：
24.本公开示例性实施方式提供的内存条热插拔方法，可以在系统处于工作状态下，响应于异常内存条的更换按键的触发操作，先将异常内存条上的数据复制到空闲内存条中，并在数据复制完后，仅仅对异常内存条下电，接着，可以将异常内存条更换为新内存条；再响应于新内存条的上电按键的触发操作，可以完成对新内存条的上电。上述整个过程可以实现一种在系统处于工作状态下的异常内存条更换过程，也就是内存条的一种热插拔方法。
25.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
26.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
27.图1示意性示出了根据本公开的示例性实施方式的一种内存条热插拔方法的流程
图；
28.图2示意性示出了根据本公开的示例性实施方式的一种由异常数据确定异常内存条的流程图；
29.图3示意性示出了根据本公开的示例性实施方式的一种异常内存条上的数据复制流程图；
30.图4示意性示出了根据本公开的示例性实施方式的一种内存条热插拔方法的步骤流程图；
31.图5示意性示出了根据本公开的示例性实施方式的一种内存条热插拔装置的框图；
32.图6示意性示出了根据本公开的示例性实施方式的一种内存条结构示意图一；
33.图7示意性示出了根据本公开的示例性实施方式的一种内存条结构示意图二；
34.图8示意性示出了根据本公开的示例性实施方式的一种内存条结构示意图三；
35.图9示意性示出了根据本公开的示例性实施方式的一种插设上述内存条的主板的结构示意图。
具体实施方式
36.现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
37.此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
38.附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
39.随着系统的运行速率越来越快和处理任务越来越多，对系统的内存容量要求也越来越大。尤其对于服务器系统而言，需要用到大量的内存条。随着内存条数量的增多，内存条出现异常的概率也随之增大。如果每次在内存条出现异常时，将系统关闭以进行异常内存条的更换，不仅耗时，而且会耽误正在运行的业务，给用户带来极大的不便。
40.ddr4是第四代ddr sdram的简称，ddr5是第五代ddr sdram的简称，ddr sdram是英文double data rate sdram的缩写，中文译为双倍速率sdram，而sdram又是synchronous dynamic random access memory的缩写，译为同步动态随机存取存储器，同步对象是系统时钟频率。因此，组合起来而言，ddr4就是第四代双倍速率同步动态随机存取存储器，ddr5就是第五代双倍速率同步动态随机存取存储器。从ddr4到ddr5，dimm内存条的供电单元已经由主板上移动到了dimm内存条上，每根dimm内存条上的供电都是独立的。因此，可以对每
circuit)信号通知cpu或者mc(memeory controller，内存控制器)需要对相应的内存条进行下电更换。
55.在用户想要换下异常内存条，并在按下更换按键后，本公开实施例提供的内存条热插拔方法可以响应于更换按键的触发操作，先将异常内存条中的数据复制到空闲内存条中，以对异常内存条中的数据进行保存。其中，对更换按键的触发操作可以是单击操作、双击操作、长按操作或者其他的触发操作，本公开示例性实施方式对于触发操作的具体形式不作特殊限定。
56.在本公开的示例性实施方式中，参照图3，示出了一种异常内存条上的数据复制流程图，在异常内存条上的数据复制过程中，首先，需要停止对异常内存条的写入操作，不再将新的数据写入到异常内存条中，以防止数据丢失；其次，通过读操作(read)可以将异常内存条中的数据读取出来，并将读取出来的数据存入到可以对数据进行暂时性存储的缓存中；最后，可以将缓存中的数据通过写操作(write)写入到异常内存条之外的空闲内存条中。其中，此处的空闲内存条可以是存储有部分数据的正常内存条，也可以是没有存储数据的正常内存条。
57.需要说明的是，上述异常内存条的数据复制过程可以由内存控制器来执行。
58.在步骤s120中，在所述数据复制完后，对所述异常内存条下电，更换所述异常内存条为新内存条。
59.本公开示例性实施方式中，在将异常内存条中的数据复制到空闲内存条中后，就可以对异常内存条进行下电操作。具体的下电操作可以是在cpu或者mc接收到smbus或者i3c信号后，可以通过拉低异常内存条对应的电源管理芯片使能信号，来使异常内存条下电。其中，电源管理芯片使能信号是电源管理芯片(power management ic，pmic)进行工作时的使能enable信号。
60.在实际应用中，还可以通过指示灯指示异常内存条是否已经下电。例如，将更换按键设置为具有双色指示灯的按键。在更换按键按下后，指示灯变颜色，则说明异常内存条已经下电。
61.在异常内存条下电后，就可以对异常内存条进行更换，换上新内存条，此过程可以人为手动操作。
62.本公开示例性实施方式中，在异常内存条下电后，还需要将异常内存条从系统的内存映射表memory mapping中移除，使系统中不再记录有该异常内存条。其中，内存映射表是存储有内存条物理地址的记录表，异常内存条通常需要从内存映射表中移除，以便于系统可以从内存映射表中获取正常内存条的物理地址。
63.在步骤s130中，响应于所述新内存条的上电按键的触发操作，对所述新内存条上电。
64.本公开示例性实施方式中，在将异常内存条更换为新内存条之后，需要对新插上的新内存条有一个触发操作，该触发操作可以是单击操作、双击操作、长按操作或者其他的触发操作，本公开示例性实施方式对于触发操作的具体形式不作特殊限定。
65.响应于对新内存条上电按键的触发操作，该上电按键可以通知cpu或者内存控制器对新内存条进行上电初始化。
66.本公开示例性实施方式中，上电按键可以是设置在新内存条上的一个实体按键，
也可以是增加在bmc界面上的一个虚拟按键。该上电按键通过中转器与系统的cpu或者内存控制器相连，并通过smbus或者i3c信号通知cpu或者内存控制器需要对相应的内存条进行上电操作。
67.具体的上电操作可以是在cpu或者内存控制器接收到smbus或者i3c信号后，可以通过拉高新内存条对应的电源管理芯片使能信号，来使新内存条上电。其中，电源管理芯片使能信号是电源管理芯片(power management ic，pmic)进行工作时的使能enable信号。
68.在实际应用中，还可以通过指示灯指示心内存条是否已经上电。例如，将上电按键设置为具有双色指示灯的按键。在上电按键按下后，指示灯变颜色，则说明新内存条已经上电。
69.在实际应用中，在新内存条上电之后，系统还需要对新内存条进行初始化和调整，以使新内存条处于最佳工作状态，之后，系统可以将新内存条添加到系统的内存映射表中以供系统正常使用。其中，对新内存条进行初始化和调整属于常规技术手段，此处不再赘述。
70.本公开示例性实施方式提供的内存条热插拔方法，可以在系统处于上电状态下，响应于异常内存条更换按键的触发操作，在将异常内存条的数据复制到空闲内存条后，可以对异常内存条进行下电，并更换为新内存条，相当于对异常内存条的更换过程无需关闭系统，也就不存在更换过程中关闭系统所耗费的时间，从而可以减少异常内存条更换的耗时，在系统处于上电或工作状态时，实现一种异常内存条热插拔方式，为用户提供了便利。
71.参照图4，示出了本公开示例性实施方式提供的内存条热插拔方法的步骤流程图。如图4所示，首先，进入步骤s401，在系统处于上电状态下，触发异常内存条的更换按键；步骤s402，响应于异常内存条的更换按键的触发操作，将异常内存条上的数据复制到空闲内存条中，简称为复制数据；步骤s403，在数据复制完后，拉低电源管理芯片使能信号使异常内存条下电；步骤s404，在异常内存条下电后，更换异常内存条为新内存条；步骤s405，触发新内存条的上电按键；步骤s406，响应于新内存条的上电按键的触发操作，对新内存条进行上电和初始化；步骤s407，初始化后，将新内存条添加到系统的内存映射表中，以使新内存条可以正常工作。
72.另外，本公开示例性实施方式还提供了一种内存条热插拔装置。参照图5，该内存条热插拔装置500包括：数据复制模块510、下电模块520、上电模块530、移除模块540、添加模块550和地址确定模块560；其中，
73.数据复制模块510，可以用于在系统处于上电状态下，响应于异常内存条上的更换按键的触发操作，将所述异常内存条上的数据复制到空闲内存条中；
74.下电模块520，可以用于在所述数据复制完后，对所述异常内存条下电，更换所述异常内存条为新内存条；
75.上电模块530，可以用于响应于所述新内存条上的上电按键的触发操作，对所述新内存条上电。
76.在本公开的一种示例性实施方式中，下电模块520可以用于拉低所述异常内存条对应的电源管理芯片使能信号，以使所述异常内存条下电。
77.在本公开的一种示例性实施方式中，移除模块540可以用于将所述异常内存条从系统的内存映射表中移除。
78.在本公开的一种示例性实施方式中，添加模块550可以用于将所述新内存条添加到系统的内存映射表中。
79.在本公开的一种示例性实施方式中，地址确定模块560可以用于根据异常数据的逻辑地址，确定所述异常内存条的物理地址。
80.在本公开的一种示例性实施方式中，数据复制模块510，可以用于停止对所述异常内存条的写入操作，通过读操作将所述异常内存条中的数据存入缓存中；将所述缓存中的数据写入所述空闲内存条中。
81.在本公开的一种示例性实施方式中，上电模块530，可以用于拉高所述新内存条对应的电源管理芯片使能信号，以使所述新内存条上电。
82.上述内存条热插拔装置中各个模块的具体细节已经在对应的内存条热插拔方法中进行了详细的描述，因此此处不再赘述。
83.进一步，为了实现上述的内存条热插拔方法，本公开示例性实施方式还提供了一种能够应用该内存条热插拔方法的内存条，参照图6，该内存条包括：内存条本体610和设置在内存条本体610上的更换按键620和上电按键630；其中，
84.更换按键620和上电按键630分别通过输入输出接口io与中转器hub640相连，中转器640可以用于在输入输出接口io发生电平转换时，将系统管理总线信号发送给cpu，也就是说，该中转器640需要与cpu相连，而cpu可以为系统中独立于内存条存在的元件。
85.该内存条需要通过中转器640与cpu连接，以通过cpu对内存条进行上电或下电。也就是说，cpu在接收到系统管理总线信号后，就可以对内存条进行上电或下电操作。
86.在实际应用中，与更换按键620和上电按键630连接的输入输出接口io可以是同一个io芯片的不同pin脚，其中一个pin脚与更换按键620相连，另一个pin脚与上电按键630相连。
87.在本公开示例性实施方式中，上述系统管理总线信号可以包括前述实施例所述的smbus或i3c信号。
88.在本公开示例性实施方式中，输入输出接口io发生电平转换可以是在触发更换按键620时，输入输出接口io处的电平由高电平转换为低电平；或者是在触发更换按键620时，输入输出接口io处的电平由低电平转换为高电平。
89.另外，输入输出接口io发生电平转换还可以是在触发上电按键630时，输入输出接口io处的电平由高电平转换为低电平；或者是在触发上电按键630时，输入输出接口io处的电平由低电平转换为高电平。
90.为了实现输入输出接口io处的电平转换，参照图7，内存条还可以包括第一电源710和第一电阻720，其中，输入输出接口io通过更换按键620接地，第一电源710设置在输入输出接口io和更换按键620的连线上，以为输入输出接口io提供高电平。在第一电源710的连接线上还设置有第一电阻720，第一电阻710可以起到稳压作用。其中，第一电阻720的阻值大小可以根据实际情况设置，本公开示例性实施方式对此不作特殊限定。
91.本公开示例性实施方式中，在按下更换按键620后，输入输出接口io会与接地端连通，使得输入输出接口io处的电平由高电平转换为低电平。如图7所示，此处的输入输出接口io可以为一个io芯片的第一pin脚1。
92.在实际应用中，更换按键620可以是一个开关，按下更换按键620时可以导通输入
输出接口io和接地端。
93.本公开示例性实施方式中，继续如图7所示，内存条还可以包括第二电源730和第二电阻740，其中，输入输出接口io通过上电按键630接地，第二电源730设置在输入输出接口io和上电按键630的连线上，以为输入输出接口io提供高电平。在第二电源730的连接线上还设置有第二电阻740，第二电阻740可以起到稳压作用。其中，第二电阻740的阻值大小可以根据实际情况设置，本公开示例性实施方式对此不作特殊限定。
94.本公开示例性实施方式中，在按下上电按键630后，输入输出接口io会与接地端连通，使得输入输出接口io处的电平由高电平转换为低电平。如图7所示，此处的输入输出接口io可以为一个io芯片的第二pin脚2。
95.在实际应用中，上电按键630可以是一个开关，按下上电按键630时可以导通输入输出接口io和接地端。
96.本公开示例性实施方式还提供了另一种实现输入输出接口io处的电平转换的方法，参照图8，该内存条还可以包括第三电源810，在该内存条中，输入输出接口io直接接地，可以为输入输出接口io提供低电平。另外，更换按键620设置在第三电源810和输入输出接口io之间，当按下或者触发更换按键620时，第三电源810会与输入输出接口io导通，从而使得输入输出接口io处的电平由低电平转换为高电平。如图8所示，此处的输入输出接口io可以为一个io芯片的第一pin脚1。
97.在实际应用中，第三电源810旁边可以设置电阻，也可以不设置电阻，本公开示例性实施方式对此不作特殊限定。其中，电阻的阻值大小也可以根据实际情况设置，此处不作限定。
98.本公开示例性实施方式中，更换按键620可以为一个开关，在按下更换按键620后，可以导通第三电源810和输入输出接口io。
99.本公开示例性实施方式中，继续如图8所示，内存条还可以包括第四电源820，在此内存条中，由于输入输出接口io直接接地，输入输出接口io处的电平起初为低电平。另外，通过将上电按键630设置在第四电源820和输入输出接口io之间，在按下或者触发上电按键630时，第四电源820会与输入输出接口io导通，从而使得输入输出接口io处的电平由低电平转换为高电平。如图8所示，此处的输入输出接口io可以为一个io芯片的第二pin脚2。
100.本公开示例性实施方式中，上述的上电按键630也可以是一个开关，在按下上电按键630后，可以导通第四电源820和输入输出接口io。
101.本公开示例性实施方式中，为了通过cpu对内存条进行上电或下电，如图6所示，cpu还需要与内存条的电源管理芯片pmic650相连，cpu通过将电源管理芯片使能信号拉低，就可以控制内存条下电；cpu通过将电源管理芯片使能信号拉高，就可以控制内存条上电。
102.本公开示例性实施方式中，如图7和图8所示，输入输出接口io通过中转器hub连接在内存条的金手指上。金手指通过主板上的走线，从而使得中转器hub与cpu连接，进而实现信号的传输。
103.本公开实施例提供的内存条，通过将输入输出接口与电源或接地端连接，可以在电源和接地端切换，从而实现了输入输出接口处的电平转换；在输入输出接口处发生电平转换时，中转器可以将系统管理总线信号发送给cpu，通过cpu就可以对内存条进行上电或下电，从而可以实现异常内存条的下电更换以及新换上的内存条的上电，即可以用于上述
实施例所述的内存条热插拔过程中。
104.参照图9，提供了一种插设上述内存条的主板。在图9所示的主板上，每个内存条的供电电源pmic已经由主板移到内存条上，如ddr5dimm条所示，每个dimm上都有独立的pmic，从而可以对每个dimm独立进行上下电。
105.另外，cpu的每个通道(channel)的子内存控制器(sub memory controller，smc)也是独立的，一个smc控制一个dimm。例如，如图9所示，cpu上的smc0控制dimm0，smc1控制dimm1。更换dimm0时，只要smc0来控制即可，更换dimm1时，只要smc1来控制即可。
106.因此，在其中一个内存条发生异常需要更换时，只要对该内存条进行下电操作即可，不会影响到其他内存条的正常使用，并且cpu也能正常工作；同样的，对于新换上的内存条也可以直接进行上电，而不会对其他内存条及cpu带来影响，进而为内存条的热插拔提供了基础。
107.在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式来实现。该计算机程序产品包括一个或多个计算机命令。在计算机上加载和执行计算机程序命令时，全部或部分地产生按照本公开实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机命令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可以用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)，光介质(例如，dvd)、或者半导体介质(例如固态硬盘(solid state disk，ssd))等。本公开实施例中，计算机可以包括前面所述的装置。
108.尽管在此结合各实施例对本公开进行了描述，然而，在实施所要求保护的本公开过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
109.尽管结合具体特征及其实施例对本公开进行了描述，显而易见的，在不脱离本公开的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本公开的示例性说明，且视为已覆盖本公开范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。