通道分路器、存储控制装置、片上系统及终端的制作方法

文档序号:36511353发布日期:2023-12-29 12:35阅读:31来源:国知局
通道分路器的制作方法

本申请实施例涉及存储,特别涉及一种通道分路器、存储控制装置、片上系统及终端。


背景技术:

1、随着终端功能的不断丰富,终端对内存的要求也越来越高。比如,终端的处理器在运行人工智能(artificial intelligence,ai)算法时,对内存的数据读写带宽的要求较高。

2、多通道(channel)作为一种提高内存读写带宽的技术,被广泛应用于终端中。例如,手机常见的是支持4个内存通道。


技术实现思路

1、本申请实施例提供了一种通道分路器、存储控制装置、片上系统及终端。所述技术方案如下:

2、一方面,本申请实施例提供了一种通道分路器,所述通道分路器包括:分路组件和n个位宽转换组件,n大于或等于2;

3、所述分路组件用于将内存地址划分至n条内存通道;

4、所述位宽转换组件用于对所述分路组件输入的数据进行位宽转换;

5、所述分路组件中包括地址译码器,所述地址译码器用于进行内存地址译码,所述地址译码器支持至少两种工作模式,且不同工作模式下所述地址译码器所采用的译码方式不同。

6、另一方面,本申请实施例提供了一种存储控制装置,所述存储控制装置包括:至少一个如上述方面所述的通道分路器以及控制器;

7、所述存储控制装置通过主总线与主设备相连,且所述存储控制装置通过物理层接口与存储器相连。

8、另一方面,本申请实施例提供了一种片上系统,所述片上系统包括:主设备以及如上述方面所述的存储控制装置;

9、所述主设备通过主总线与所述存储控制装置相连;

10、所述存储控制装置通过物理层接口与存储器相连。

11、另一方面,本申请实施例提供了一种终端,所述终端中设置有如上述方面所述的片上系统。

12、本申请实施例中,通过设计具有分路组件以及n个位宽转换组件的通道分路器,并在分路组件中设置支持至少两种工作模式的地址译码器,使不同工作模式下,地址译码器可以采用不同的译码方式进行内存地址译码,从而将内存地址划分至n条内存通道,进而能够通过多个内存通道进行数据读写,有助于提高内存读写带宽,进而提高上游主设备的性能,实现对更多并发应用场景的支持;并且,地址译码器能够基于使用场景对性能以及功耗的需求,选择在不同的工作模式下工作,以此满足不同使用场景对功耗以及性能的需求。



技术特征:

1.一种通道分路器,其特征在于,所述通道分路器包括:分路组件和n个位宽转换组件,n大于或等于2;

2.根据权利要求1所述的通道分路器,其特征在于,所述地址译码器中设置有第一寄存器以及至少两个地址译码模块,所述第一寄存器中存储的数据用于指示所述工作模式,且不同地址译码模块用于在不同工作模式下工作。

3.根据权利要求2所述的通道分路器,其特征在于,至少两个所述地址译码模块包括第一地址译码模块和第二地址译码模块;

4.根据权利要求3所述的通道分路器,其特征在于,所述第一地址译码模块还设置有哈希函数,所述哈希函数用于对n个所述内存通道进行负载均衡。

5.根据权利要求3所述的通道分路器,其特征在于,至少两个所述地址译码模块还包括第三地址译码模块;

6.根据权利要求5所述的通道分路器,其特征在于,所述地址译码器中还设置有第二寄存器,所述第二寄存器中存储的数据用于指示所述第三工作模式下不同译码方式对应的内存地址范围。

7.根据权利要求5所述的通道分路器,其特征在于,所述第三地址译码模块还设置有哈希函数,所述哈希函数用于在低比特译码过程中对n个所述内存通道进行负载均衡。

8.根据权利要求1至7任一所述的通道分路器,其特征在于,所述位宽转换组件采用随机存取存储器结构。

9.根据权利要求1至7任一所述的通道分路器,其特征在于,

10.一种存储控制装置,其特征在于,所述存储控制装置包括:至少一个如权利要求1至9任一所述的通道分路器以及控制器;

11.一种片上系统,其特征在于,所述片上系统包括:主设备以及如权利要求10所述的存储控制装置;

12.根据权利要求11所述的片上系统,其特征在于,所述存储器设置在所述片上系统的内部,或者,所述存储器设置在所述片上系统的外部。

13.一种终端,其特征在于,所述终端中设置有如权利要求11或12所述的片上系统。


技术总结
本申请实施例公开了一种通道分路器、存储控制装置、片上系统及终端,属于存储技术领域。通道分路器包括:分路组件和N个位宽转换组件;分路组件用于将内存地址划分至N条内存通道;位宽转换组件用于对分路组件输入的数据进行位宽转换;分路组件中包括地址译码器,地址译码器用于进行内存地址译码,地址译码器支持至少两种工作模式,且不同工作模式下地址译码器所采用的译码方式不同。采用本申请实施例提供的通道分路器有助于提高内存读写带宽,进而提高上游主设备的性能,实现对更多并发应用场景的支持;并且,地址译码器能够基于使用场景对性能以及功耗的需求,选择在不同的工作模式下工作,满足不同使用场景对功耗以及性能的需求。

技术研发人员:刘卓睿
受保护的技术使用者:哲库科技(上海)有限公司
技术研发日:
技术公布日:2024/1/15
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1