基于法拉电容的MCU掉电数据保存电路和方法与流程

基于法拉电容的mcu掉电数据保存电路和方法
技术领域
1.本发明涉及掉电数据保护技术领域，特别涉及基于法拉电容的mcu掉电数据保存电路和方法。


背景技术：

2.当前社会智能化产品遍地开花，互联网+模式深入人心，单片机(mcu)的应用越来越广泛，而单片机设备在工作时遇到意外断电的情况时会丢失很多重要的实时数据。为解决这一问题，在电路设计时会给单片机系统增加一个法拉电容，利用法拉电容容量大、循环充放电寿命长的特点，在设备意外断电时法拉电容持续放电给单片机系统提供一个短时的续电，用来保存关键数据，避免数据丢失，这种使用法拉电容进行短时续电的方案广泛应用在汽车电子、智能仪表等行业。
3.目前使用较多的法拉电容续电电路比较简单，如图2所示，电源vin上电时电流流经二极管d2给系统vout供电，同时经过限流电阻r3给法拉电容cs充电，当电源vin断开时，法拉电容cs放电，经过d1二极管给vout持续供电，d2二极管反向截止，阻止法拉电容cs对外放电，延长续电时长。该电路在原理上完全可以实现断电后短时续电，但也有以下的不足：
4.1、缺少输入检测电路，无法掌握电源工作状态；
5.2、法拉电容cs续电电路不可控，随着法拉电容cs持续放电，电容两端电压vcs会持续降低，可能会导致后端部分芯片处在欠压模式，导致芯片异常工作，影响芯片寿命甚至损坏芯片。
6.鉴于上述不足，我们提出基于法拉电容的mcu掉电数据保存电路和方法。


技术实现要素：

7.本发明的主要目的在于提供基于法拉电容的mcu掉电数据保存电路和方法，以解决上述背景中提出的问题。
8.为实现上述目的，本发明采取的技术方案为：基于法拉电容的mcu掉电数据保存电路，包括检测部分、充电部分和可控续电部分，所述检测部分由电阻r1、r2组成，所述电阻r1一端连接系统的vin电源输入，另一端与电阻r2一端连接，所述电阻r2另一端接系统gnd，所述电阻r1、r2连接节点处连接到mcu的adc采样引脚，用于检测当前系统供电的vin电压，当供电电压丢失后mcu能通过采样引脚采集到掉电信息；
9.所述充电部分由电容c1、二极管d1、电阻r3以及法拉电容cs组成，所述电容c1两端分别连接系统vin和系统gnd，对vin电源进行滤波，所述二极管d1正极连接vin，负极与电阻r3连接，利用二极管的单向导电性，阻止断电后法拉电容cs对vin及前端放电，所述电阻r3另一端连接法拉电容cs正极，用于调节法拉电容cs的充电时间和充电电流，所述法拉电容cs负极连接系统gnd；
10.所述可控续电部分由p沟道mos管q1、n沟道三极管q2、电阻r4、电阻r5、二极管d2、二极管d3和电容c2组成，所述p沟道mos管q1源极连接到法拉电容cs正极，漏极连接二极管
d3正极，栅极连接n沟道三极管q2集电极，所述p沟道mos管q1工作在开关状态用于控制法拉电容cs续电电路的通断，所述电阻r4并联在p沟道mos管q1的源极和栅极之间，用于将p沟道mos管q1栅极上拉至电源电压，所述n沟道三极管q2基极串接限流电阻r5连接至mcu的gpio，可通过gpio控制p沟道mos管q1开关状态，所述n沟道三极管q2发射极连接系统gnd，所述二极管d3负极连接系统vout，所述二极管d2正极连接系统vin，负极连接系统vout，利用二极管的单向导电性，使vin供电和法拉电容cs续电能够单向输出给vout及后端电路供电，所述电容c2两端分别连接在vout和gnd，用于对vout输出电源进行滤波。
11.优选地，所述p沟道mos管q1型号为ao3415，所述n沟道三极管q2型号为s8050。
12.优选地，所述二极管d1、二极管d2、二极管d3型号均为sk34b。
13.优选地，所述拉法电容cs的容量为0.5f。
14.基于法拉电容的mcu掉电数据保存电路的使用方法，包括如下步骤：
15.step1：电源vin正常上电时，电流经过二极管d2流入vout后端电路，mcu系统正常启动；
16.step2：电流经过二极管d1、限流电阻r3给法拉电容cs充电；根据欧姆定律u＝ir和电容电荷量与电流关系uc＝it，可以得出i＝δu/r3和t＝csr3，因此调节r3电阻值可以调整法拉电容cs充电电流和充电时间；
17.step3：mcu正常启动后，将mcu_gpio引脚置高，n沟道三极管q2打开，集电极和发射极导通，p沟道mos管q1栅极经过n沟道三极管q2与gnd导通，栅极电平为0v，p沟道mos管q1打开；此时二极管d3两端电压v
d3+
≤v
d3-，vout仍保持从vin取电，法拉电容cs始终保持蓄电状态；通过mcu_adc引脚，采集vin电压信息，调节分压电阻r1、r2可改变mcu_adc引脚采样电压，以适应不同mcu的电压需求，电阻值可参考r1/r2＝v
in
/v
adc-1来选择；
18.step4：当电源vin丢失或异常降压至阈值以下时，mcu_adc采集到异常信息，并立即进行关键数据保存；此时二极管d3正极电压为法拉电容cs正极电压值一致，二极管d3两端电压δu
d3
大于二极管本身导通压降，法拉电容cs存储的电能经过p沟道mos管q1和二极管d3继续给vout后续电路供电；根据电容电荷量与电流关系uc＝it可得出法拉电容cs的供电时间t
on
＝δu
maxcs
/i
out
，其中δu
max
为法拉电容cs开始供电时的电压值到vout降至最低工作电压值之间的电压差，cs为法拉电容cs的电容量，i
out
为vout后续系统工作电流；根据上述公式，可以调整法拉电容cs的电容值来改变系统的可续电时间；
19.step5：mcu系统完成所有关键数据保存后，再次检测mcu_adc引脚；若此时vin电源已恢复，则mcu继续保持正常工作；若此时vin电源未恢复，则将mcu_gpio引脚置低，n沟道三极管q2关断，p沟道mos管q1栅极经过上拉电阻r4连接至源极，p沟道mos管q1关闭，法拉电容cs停止向vout后续电路供电，避免法拉电容放电后，电路在欠压情况下出现异常。
20.本发明具有如下有益效果：
21.本发明采用电阻分压配合mcu采样ad值，实时检测电源电压，可程序设定电源阈值，低于阈值的电压即判断为系统异常立即进行数据保存，避免出现电源欠压无法触发系统的掉电判断。
22.本发明可实现法拉电容续电可控，可通过mcu控制法拉电容的续电时间，在完成掉电后的数据保存后，可控制p沟道mos管关闭，从而断开法拉电容给后端的供电，避免法拉电容持续放电后导致后续芯片欠压异常工作。
23.本发明电路简单，体积小，成本低，不需要额外增加其他芯片。
附图说明
24.图1为本发明基于法拉电容的mcu掉电数据保存电路的电路图；
25.图2为目前使用较多的法拉电容续电电路的电路图。
具体实施方式
26.为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。
27.在本发明的描述中，需要说明的是，术语“上”、“下”、“内”、“外”“前端”、“后端”、“两端”、“一端”、“另一端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
28.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“设置有”、“连接”等，应做广义理解，例如“连接”，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
29.实施例一：
30.请参照图1所示：基于法拉电容的mcu掉电数据保存电路，包括检测部分、充电部分和可控续电部分，所述检测部分由电阻r1、r2组成，所述电阻r1一端连接系统的vin电源输入，另一端与电阻r2一端连接，所述电阻r2另一端接系统gnd，所述电阻r1、r2连接节点处连接到mcu的adc采样引脚，用于检测当前系统供电的vin电压，当供电电压丢失后mcu能通过采样引脚采集到掉电信息；
31.所述充电部分由电容c1、二极管d1、电阻r3以及法拉电容cs组成，所述电容c1两端分别连接系统vin和系统gnd，对vin电源进行滤波，所述二极管d1正极连接vin，负极与电阻r3连接，利用二极管的单向导电性，阻止断电后法拉电容cs对vin及前端放电，所述电阻r3另一端连接法拉电容cs正极，用于调节法拉电容cs的充电时间和充电电流，所述法拉电容cs负极连接系统gnd；
32.所述可控续电部分由p沟道mos管q1、n沟道三极管q2、电阻r4、电阻r5、二极管d2、二极管d3和电容c2组成，所述p沟道mos管q1源极连接到法拉电容cs正极，漏极连接二极管d3正极，栅极连接n沟道三极管q2集电极，所述p沟道mos管q1工作在开关状态用于控制法拉电容cs续电电路的通断，所述电阻r4并联在p沟道mos管q1的源极和栅极之间，用于将p沟道mos管q1栅极上拉至电源电压，所述n沟道三极管q2基极串接限流电阻r5连接至mcu的gpio，可通过gpio控制p沟道mos管q1开关状态，所述n沟道三极管q2发射极连接系统gnd，所述二极管d3负极连接系统vout，所述二极管d2正极连接系统vin，负极连接系统vout，利用二极管的单向导电性，使vin供电和法拉电容cs续电能够单向输出给vout及后端电路供电，所述电容c2两端分别连接在vout和gnd，用于对vout输出电源进行滤波。
33.其中，所述p沟道mos管q1型号为ao3415，所述n沟道三极管q2型号为s8050。
34.其中，所述二极管d1、二极管d2、二极管d3型号均为sk34b。
35.其中，所述拉法电容cs的容量为0.5f。
36.其中，所述电阻r1、r2、r4的电阻值为10k，所述电阻r3的电阻值为6ω，所述电阻r5的电阻值为200ω。
37.其中，电容c1、c2的容量均为1μf。
38.本发明中，电路简单，体积小，成本低，不需要额外增加其他芯片。
39.需要说明的是，图示仅以示意方式说明本发明的基本思路，实际电路设计中需要根据实际情况对各组件进行调整或增改。
40.实施例二：
41.基于法拉电容的mcu掉电数据保存电路的使用方法，包括如下步骤：
42.step1：电源vin正常上电时，电流经过二极管d2流入vout后端电路，mcu系统正常启动；
43.step2：电流经过二极管d1、限流电阻r3给法拉电容cs充电；根据欧姆定律u＝ir和电容电荷量与电流关系uc＝it，可以得出i＝δu/r3和t＝csr3，因此调节r3电阻值可以调整法拉电容cs充电电流和充电时间；
44.step3：mcu正常启动后，将mcu_gpio引脚置高，n沟道三极管q2打开，集电极和发射极导通，p沟道mos管q1栅极经过n沟道三极管q2与gnd导通，栅极电平为0v，p沟道mos管q1打开；此时二极管d3两端电压v
d3+
≤v
d3-，vout仍保持从vin取电，法拉电容cs始终保持蓄电状态；通过mcu_adc引脚，采集vin电压信息，调节分压电阻r1、r2可改变mcu_adc引脚采样电压，以适应不同mcu的电压需求，电阻值可参考r1/r2＝v
in
/v
adc-1来选择；
45.step4：当电源vin丢失或异常降压至阈值以下时，mcu_adc采集到异常信息，并立即进行关键数据保存；此时二极管d3正极电压为法拉电容cs正极电压值一致，二极管d3两端电压δu
d3
大于二极管本身导通压降，法拉电容cs存储的电能经过p沟道mos管q1和二极管d3继续给vout后续电路供电；根据电容电荷量与电流关系uc＝it可得出法拉电容cs的供电时间t
on
＝δu
maxcs
/i
out
，其中δu
max
为法拉电容cs开始供电时的电压值到vout降至最低工作电压值之间的电压差，cs为法拉电容cs的电容量，i
out
为vout后续系统工作电流；根据上述公式，可以调整法拉电容cs的电容值来改变系统的可续电时间；
46.step5：mcu系统完成所有关键数据保存后，再次检测mcu_adc引脚；若此时vin电源已恢复，则mcu继续保持正常工作；若此时vin电源未恢复，则将mcu_gpio引脚置低，n沟道三极管q2关断，p沟道mos管q1栅极经过上拉电阻r4连接至源极，p沟道mos管q1关闭，法拉电容cs停止向vout后续电路供电，避免法拉电容放电后，电路在欠压情况下出现异常。
47.本发明中，采用电阻分压配合mcu采样ad值，实时检测电源电压，可程序设定电源阈值，低于阈值的电压即判断为系统异常立即进行数据保存，避免出现电源欠压无法触发系统的掉电判断；可实现法拉电容续电可控，可通过mcu控制法拉电容的续电时间，在完成掉电后的数据保存后，可控制p沟道mos管关闭，从而断开法拉电容给后端的供电，避免法拉电容持续放电后导致后续芯片欠压异常工作。
48.以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本
发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。