超导量子芯片设计方法及装置、电子设备和介质与流程

1.本公开涉及量子计算机领域，尤其涉及超导量子芯片技术领域，具体涉及一种超导量子芯片设计方法、装置、电子设备、计算机可读存储介质和计算机程序产品。


背景技术：

2.近年来，随着芯片制程的不断更新迭代，传统芯片已经从“摩尔时代”进入“后摩尔时代”，其算力到达了瓶颈。量子计算依靠其自身独有特性，能够突破制程对算力的制约，成为学术界和产业界研究的重点。相比于传统计算，量子计算在处理复杂量子系统问题上优势显著；此外在诸如人工智能、量子化学、生物制药等前沿科研领域中也有着重大意义。高潜量子应用的研发极大地推动了量子硬件的发展。经过数十年的探索，量子计算硬件的物理实现方式主要有离子阱、光量子、超导电路等多种技术路线。其中，超导电路相比于其他系统更易于扩展，且拥有成熟的微纳加工工艺更易于规模化，被认为是最有可能率先实现实用化量子计算的技术方案。


技术实现要素：

3.本公开提供了一种超导量子芯片设计方法、装置、电子设备、计算机可读存储介质和计算机程序产品。
4.根据本公开的一方面，提供了一种超导量子芯片设计方法，所述超导量子芯片包括读取线，所述读取线对应的第一数量的量子比特、以及每个量子比特分别对应的一对读取腔和滤波器，其中，所述方法包括：确定读取设备的频率范围、所述第一数量读取腔所对应的第一品质因子、以及所述第一数量滤波器所对应的第二品质因子，其中所述读取设备用于通过所述读取线对所述第一数量的量子比特进行读取操作；基于所述读取设备的频率范围，确定所述第一数量读取腔所对应的第一频率范围和所述第一数量滤波器所对应的第二频率范围；基于所述第一频率范围和所述第一品质因子，确定每个读取腔的频率；基于所述第二频率范围和所述第二品质因子，确定每个滤波器的频率；分别确定所述每个读取腔的长度以及所述每个滤波器的长度，以使得所述每个读取腔的频率以及所述每个滤波器的频率与所确定的相对应频率的频率差不超过第一阈值；分别确定所述每个量子比特所对应的一对读取腔和滤波器之间的间距以及耦合长度，以使得每个读取腔的品质因子与所述第一品质因子的差值不超过第二阈值、所述每个滤波器的品质因子与所述第二品质因子的差值不超过第三阈值；以及基于所确定的读取腔和滤波器各自的长度、所述间距以及耦合长度，对所述超导量子芯片的版图进行仿真验证。
5.根据本公开的另一方面，提供了一种超导量子芯片制造方法，包括：确定第一数量的量子比特、每个量子比特分别对应的一对读取腔和滤波器、读取线以及控制线；确定所述每个量子比特分别对应的一对读取腔和滤波器各自的参数，其中所述参数包括读取腔长度、滤波器长度、读取腔和滤波器之间的间距、以及读取腔和滤波器的耦合长度；基于所述第一数量的量子比特、每个量子比特分别对应的一对读取腔和滤波器、所述一对读取腔和
滤波器各自的参数、所述读取线以及所述控制线，形成所述超导量子芯片，其中，所述参数根据权利要求本公开所述的方法确定。
6.根据本公开的另一方面，提供了一种超导量子芯片设计装置，所述超导量子芯片包括读取线，所述读取线对应的第一数量的量子比特、以及每个量子比特分别对应的一对读取腔和滤波器，其中，所述装置包括：第一确定单元，配置为确定读取设备的频率范围、所述第一数量读取腔所对应的第一品质因子、以及所述第一数量滤波器所对应的第二品质因子，其中所述读取设备用于通过所述读取线对所述第一数量的量子比特进行读取操作；第二确定单元，配置为基于所述读取设备的频率范围，确定所述第一数量读取腔所对应的第一频率范围和所述第一数量滤波器所对应的第二频率范围；第三确定单元，配置为基于所述第一频率范围和所述第一品质因子，确定每个读取腔的频率；第四确定单元，配置为基于所述第二频率范围和所述第二品质因子，确定每个滤波器的频率；第五确定单元，配置为分别确定所述每个读取腔的长度以及所述每个滤波器的长度，以使得所述每个读取腔的频率以及所述每个滤波器的频率与所确定的相对应频率的频率差不超过第一阈值；第六确定单元，配置为分别确定所述每个量子比特所对应的一对读取腔和滤波器之间的间距以及耦合长度，以使得每个读取腔的品质因子与所述第一品质因子的差值不超过第二阈值、所述每个滤波器的品质因子与所述第二品质因子的差值不超过第三阈值；以及仿真单元，配置为基于所确定的读取腔和滤波器各自的长度、所述间距以及耦合长度，对所述超导量子芯片的版图进行仿真验证。
7.根据本公开的另一方面，提供了一种超导量子芯片制造装置，包括：第十二确定单元，配置为确定第一数量的量子比特、每个量子比特分别对应的一对读取腔和滤波器、读取线以及控制线；第十三确定单元，配置为确定所述每个量子比特分别对应的一对读取腔和滤波器各自的参数，其中所述参数包括读取腔长度、滤波器长度、读取腔和滤波器之间的间距、以及读取腔和滤波器的耦合长度；制造单元，配置为基于所述第一数量的量子比特、每个量子比特分别对应的一对读取腔和滤波器、所述一对读取腔和滤波器各自的参数、所述读取线以及所述控制线，形成所述超导量子芯片，其中，所述参数根据本公开所述的方法确定。
8.根据本公开的另一方面，提供了一种电子设备，包括：至少一个处理器；以及与至少一个处理器通信连接的存储器；存储器存储有可被至少一个处理器执行的指令，该指令被至少一个处理器执行，以使至少一个处理器能够执行本公开所述的方法。
9.根据本公开的另一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，该计算机指令用于使计算机执行本公开所述的方法。
10.根据本公开的另一方面，提供了一种计算机程序产品，包括计算机程序，该计算机程序在被处理器执行时实现本公开所述的方法。
11.根据本公开的一个或多个实施例，在迭代操作中所有迭代节点均有判断依据及迭代方向，如果在芯片仿真过程中出现参数修改，可以迅速确定修改节点并继续进行迭代，提升了芯片设计的容错性。
12.应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
13.附图示例性地示出了实施例并且构成说明书的一部分，与说明书的文字描述一起用于讲解实施例的示例性实施方式。所示出的实施例仅出于例示的目的，并不限制权利要求的范围。在所有附图中，相同的附图标记指代类似但不一定相同的要素。
14.图1示出了根据本公开的实施例的超导量子芯片设计方法的流程图；
15.图2a和图2b分别示出了根据本公开的实施例的读取腔与滤波器各自的频率随长度的变化关系示意图；
16.图3示出了根据本公开的实施例的一对读取腔与滤波器的示意图；
17.图4示出了根据本公开的实施例的超导量子芯片制造方法的流程图；
18.图5示出了根据本公开的实施例的超导量子芯片设计装置的结构框图；
19.图6示出了根据本公开的实施例的超导量子芯片制造装置的结构框图；以及
20.图7示出了能够用于实现本公开的实施例的示例性电子设备的结构框图。
具体实施方式
21.以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
22.在本公开中，除非另有说明，否则使用术语“第一”、“第二”等来描述各种要素不意图限定这些要素的位置关系、时序关系或重要性关系，这种术语只是用于将一个元件与另一元件区分开。在一些示例中，第一要素和第二要素可以指向该要素的同一实例，而在某些情况下，基于上下文的描述，它们也可以指代不同实例。
23.在本公开中对各种所述示例的描述中所使用的术语只是为了描述特定示例的目的，而并非旨在进行限制。除非上下文另外明确地表明，如果不特意限定要素的数量，则该要素可以是一个也可以是多个。此外，本公开中所使用的术语“和/或”涵盖所列出的项目中的任何一个以及全部可能的组合方式。
24.下面将结合附图详细描述本公开的实施例。
25.迄今为止，正在应用中的各种不同类型的计算机都是以经典物理学为信息处理的理论基础，称为传统计算机或经典计算机。经典信息系统采用物理上最容易实现的二进制数据位存储数据或程序，每一个二进制数据位由0或 1表示，称为一个位或比特，作为最小的信息单元。经典计算机本身存在着不可避免的弱点：一是计算过程能耗的最基本限制。逻辑元件或存储单元所需的最低能量应在kt的几倍以上，以避免在热胀落下的误动作；二是信息熵与发热能耗；三是计算机芯片的布线密度很大时，根据海森堡不确定性关系，电子位置的不确定量很小时，动量的不确定量就会很大。电子不再被束缚，会有量子干涉效应，这种效应甚至会破坏芯片的性能。
26.量子计算机(quantum computer)是一类遵循量子力学性质、规律进行高速数学和逻辑运算、存储及处理量子信息的物理设备。当某个设备处理和计算的是量子信息，运行的是量子算法时，他就是量子计算机。量子计算机遵循着独一无二的量子动力学规律(特别是量子干涉)来实现一种信息处理的新模式。对计算问题并行处理，量子计算机比起经典计算
机有着速度上的绝对优势。量子计算机对每一个叠加分量实现的变换相当于一种经典计算，所有这些经典计算同时完成，并按一定的概率振幅叠加起来，给出量子计算机的输出结果，这种计算称为量子并行计算。量子并行处理大大提高了量子计算机的效率，使得其可以完成经典计算机无法完成的工作，例如一个很大的自然数的因子分解。量子相干性在所有的量子超快速算法中得到了本质性的利用。因此，用量子态代替经典态的量子并行计算，可以达到经典计算机不可比拟的运算速度和信息处理功能，同时节省了大量的运算资源。
27.量子芯片作为量子计算机最核心的部分，是执行量子计算和量子信息处理的硬件装置。近些年，国内外学者对以超导电路为基础的超导量子芯片开展了大量的研究工作。谷歌研发出53量子比特的超导量子芯片并宣布实现“量子霸权”；ibm近期宣布研发出127量子比特的超导量子芯片。可见超导量子芯片的研发已成为量子计算领域的核心技术。随着微纳加工技术的进步，量子比特的规模化集成也是量子芯片的未来发展方向。而随着量子比特数目的增多，量子芯片的设计难度也会相应提升。
28.超导量子芯片的设计主要包括对芯片中量子比特、读取腔、滤波器、读取线、控制线等元件参数、集成位置的设计。量子比特作为超导量子芯片中的核心部分，其设计过程会考虑到构型、电磁参数等众多因素。读取腔及滤波器与量子比特不同，在设计过程中其数量较多，设计参数具有一定规律性和流程性。目前在量子芯片设计领域针对读取腔与滤波器的设计主要有两种方式，一种是无滤波器设计，这种设计方式保证了每个量子比特都有一个读取腔进行耦合，并使用读取线与多个读取腔耦合。虽然设计流程简单，但在结构上存在读取速度较慢以及串扰等问题；第二种是设计多个读取腔与单个滤波器进行耦合。这种设计在读取腔的基础上增加了变阻抗滤波器，可以解决串扰的问题，从而实现快速测量量子比特的需求。但是变阻抗滤波器的仿真迭代过程复杂，设计难度较大。
29.因此，根据本公开的实施例提供了一种超导量子芯片设计方法，所述超导量子芯片包括读取线，所述读取线对应的第一数量的量子比特、以及每个量子比特分别对应的一对读取腔和滤波器。
30.图1示出了根据本公开的实施例的超导量子芯片设计方法的流程图。如图1所示，方法100包括：确定读取设备的频率范围、第一数量读取腔所对应的第一品质因子、以及第一数量滤波器所对应的第二品质因子，其中所述读取设备用于通过所述读取线对所述第一数量的量子比特进行读取操作(步骤110)；基于读取设备的频率范围，确定第一数量读取腔所对应的第一频率范围和第一数量滤波器所对应的第二频率范围(步骤120)；基于第一频率范围和第一品质因子，确定每个读取腔的频率(步骤130)；基于第二频率范围和第二品质因子，确定每个滤波器的频率(步骤140)；分别确定每个读取腔的长度以及每个滤波器的长度，以使得每个读取腔的频率以及每个滤波器的频率与所确定的相对应频率的频率差不超过第一阈值(步骤150)；分别确定每个量子比特所对应的一对读取腔和滤波器之间的间距以及耦合长度，以使得每个读取腔的品质因子与第一品质因子的差值不超过第二阈值、每个滤波器的品质因子与第二品质因子的差值不超过第三阈值(步骤160)；以及基于所确定的读取腔和滤波器各自的长度、所述间距以及耦合长度，对所述超导量子芯片的版图进行仿真验证(步骤170)。
31.根据本公开的实施例，在迭代操作中所有迭代节点均有判断依据及迭代方向，如果在芯片仿真过程中出现参数修改，可以迅速确定修改节点并继续进行迭代，提升了芯片
设计的容错性。
32.在步骤110中，确定读取设备的频率范围、所述第一数量读取腔所对应的第一品质因子、以及所述第一数量滤波器所对应的第二品质因子。
33.在本公开中，可以预先确定超导量子芯片中的一些参数值，包括：读取设备的频率范围、所需读取腔与滤波器的数量。读取设备用于通过读取线对所述第一数量的量子比特进行读取操作。示例地，读取设备的频率范围可以根据实际试验需求和设备性能进行设置、读取腔与滤波器的数量(即量子比特数量)可以根据超导量子芯片版图结构及性能要求进行设置等。读取腔与滤波器的数量相同，均为量子比特的数量，每个量子比特对应于一对读取腔与滤波器。因此，在确定通过该读取线需要对多少量子比特进行读取操作后，即可确定了该读取线上需要几组读取腔和滤波器。
34.在本公开中，预先确定的超导量子芯片中的预设参数值例如还可以包括：量子比特的读取频率、读取腔与滤波器各自的品质因子(q值)以及量子比特与读取腔的耦合强度等。
35.在步骤120中，基于所述读取设备的频率范围，确定所述第一数量读取腔所对应的第一频率范围和所述第一数量滤波器所对应的第二频率范围。
36.根据一些实施例，确定所述第一数量读取腔所对应的第一频率范围和所述第一数量滤波器所对应的第二频率范围包括：确定所述第一频率范围和所述第二频率范围，以使得所述第一频率范围和所述第二频率范围在预设的误差范围内接近于所述读取设备的频率范围。
37.在一些示例中，根据读取设备的频率范围可以确定读取腔与滤波器的初始频率范围。在本公开中，可以设置读取腔和滤波器具有相同的频率范围，均接近于读取设备的频率范围。具体地，在超导量子芯片的设计之初，读取设备的频率范围可以预先确定为(w
min
,w
max
)(单位为ghz)。考虑到微纳加工中存在的系统误差会导致读取腔的频率上下浮动，例如在0.5ghz的误差范围上下浮动，则可以将读取腔与滤波器的初始频率范围设置为：(w
min
+ 0.5ghz,w
max-0.5ghz)。
38.根据一些实施例，确定第一数量读取腔所对应的第一频率范围和第一数量滤波器所对应的第二频率范围包括：确定预设的量子比特与读取腔的耦合强度、以及量子比特的读取频率；以及基于所述耦合强度以及所述读取频率，确定所述第一频率范围和所述第二频率范围。
39.在一些示例中，根据量子比特与读取腔的耦合强度、以及量子比特的读取频率，确定读取腔与滤波器的频率范围。具体地，将量子比特的读取频率定义为wq，读取腔需要与量子比特满足色散耦合条件，即其中， a为预设值，为0.1；g为量子比特与读取腔的耦合强度；δ
q-cpw
为量子比特与读取腔的频率差。示例地，在确定读取腔频率的范围需要满足δ
q-cpw
≥1ghz时，例如可以将第一频率范围和第二频率范围进一步设置为(w
min
+ 0.5ghz,w
q-1ghz)或(wq+1ghz,w
max-0.5ghz)。
40.在步骤130中，基于所述第一频率范围和所述第一品质因子，确定每个读取腔的频率；在步骤140中，基于所述第二频率范围和所述第二品质因子，确定每个滤波器的频率。
41.根据一些实施例，所述超导量子芯片包括多个量子比特。确定每个读取腔的频率
包括：基于所述第一频率范围以及所述品质因子，分别确定所述第一数量读取腔之间的频率间隔，以基于所述第一数量读取腔之间的频率间隔，确定每个读取腔的频率。确定每个滤波器的频率包括：基于所述第二频率范围以及所述品质因子，分别确定所述第一数量滤波器之间的频率间隔，以基于所述第一数量滤波器之间的频率间隔，确定每个滤波器的频率。
42.具体地，可以根据所需读取腔与滤波器的数量以及品质因子(q值)分配每个读取腔和滤波器的频率。确定了一条读取线上要读取几个量子比特就确定了一条读取线上要设计几组读取腔和滤波器。根据不同超导量子芯片版图结构及性能要求的不同，设计n个读取腔与n个滤波器，因此需要分配每个读取腔与每个滤波器的频率。
43.根据一些实施例，所述第一数量读取腔之间的频率间隔大于所述第一数量读取腔的最大带宽(即耗散率)、所述第一数量滤波器之间的频率间隔大于所述第一数量滤波器的最大带宽(即耗散率)。为了保证读取线上的每个读取腔之间信号的独立性，减小串扰，读取腔间的频率间隔δ
cpw
与读取腔的带宽(即耗散率)κ之间满足δ
cpw
》κ，滤波器同理。具体地，可以根据其相应的频率范围与相应的q值的比值确定带宽范围。并且，设置其相应的频率间隔大于其最大带宽，以减少串扰。
44.这里，一对读取腔和滤波器中，其各自的频率可以相等，在此不作限制。
45.在步骤150中，分别确定所述每个读取腔的长度以及所述每个滤波器的长度，以使得所述每个读取腔的频率以及所述每个滤波器的频率与所确定的相对应频率的频率差不超过第一阈值。
46.如上所述，在确定了每个读取腔与滤波器的频率后，需要确定每对读取腔与滤波器各自的长度以及相对位置。器件的长度会影响其自身频率，读取腔与滤波器的相对位置会影响两个器件的耦合强度。具体地，在一些示例中，通过对读取腔与滤波器进行仿真迭代，达到相应的要求。
47.在一些实施例中，确定读取腔与滤波器各自的长度与其频率(即裸频) 的对应关系。示例地，为了节省仿真过程的时间，对裸频仿真时仿真精度控制在10％以内，收敛次数为2次，得出器件裸频与上述所分配的频率之间的误差在0.1ghz(相当于频率差不超过第一阈值)内。在确定的频率范围内找到器件对应的长度，并分别确定出读取腔与滤波器各自的长度与其频率之间的对应关系。
48.在步骤160中，分别确定所述每个量子比特所对应的一对读取腔和滤波器之间的间距以及耦合长度，以使得每个读取腔的品质因子与所述第一品质因子的差值不超过第二阈值、所述每个滤波器的品质因子与所述第二品质因子的差值不超过第三阈值。
49.如上所述，在初步确定了读取腔与滤波器的长度后，通过迭代调整两器件间的距离及耦合长度，以使得两器件的品质因子(q值)及耦合强度(g) 达到预设要求。这里第二阈值可以等于也可以不等于第三阈值，在此不作限制。示例地，迭代过程中所遵循的原则可以包括：1)读取腔与滤波器的间隔越小，耦合强度g越大；2)两器件间的耦合长度越大，耦合强度g越大； 3)耦合强度g越小，品质因子q越大；4)考虑微纳加工的尺寸，两器件间的最小距离例如不得小于3μm。
50.可以理解的是，可以根据实际仿真需求设置迭代过程中所需遵循的原则。例如，在以上原则的基础上对读取腔与滤波器进行仿真迭代，从而确定两器件之间的间距及耦合长度。
51.在步骤170中，基于所确定的读取腔和滤波器各自的长度、所述间距以及耦合长度，对所述超导量子芯片的版图进行仿真验证。
52.根据一些实施例，基于所确定的读取腔和滤波器各自的长度、所述间距以及耦合长度对所述超导量子芯片的版图进行仿真验证包括：对所述超导量子芯片的版图进行仿真，以调节所述每个读取腔的长度和所述每个滤波器的长度，使得所述每个读取腔的频率以及所述每个滤波器的频率与所确定的相对应频率的频率差不超过第四阈值。
53.根据一些实施例，所述第四阈值小于所述第一阈值。
54.具体地，通过微调读取腔与滤波器的长度并确定其最终尺寸。如上所述，在步骤160之后，每个读取腔与滤波器已经有了初步的尺寸和相对位置以及对应的裸频。将读取腔与滤波器同量子比特集成，形成“量子比特-读取腔
‑ꢀ
滤波器-读取线”四种器件相对完整的局部版图。在局部版图的基础上继续进行电磁仿真。根据读取腔与滤波器频率的高精度仿真结果，迭代进行长度的微调操作。示例地，最终迭代完成的器件仿真频率与其所分配的频率误差控制在0.05ghz内，仿真精度收敛在1％左右，仿真收敛次数为2次，则可判定为完成读取腔与滤波器的仿真设计。
55.根据本公开所述的方法，可以广泛用于多比特超导量子芯片的仿真设计中，尤其当芯片版图中的量子比特增多后，本公开所述的方法能大大提升芯片设计和研发的效率。
56.为了验证本公开方案的效果，根据本公开所述的方法对5
×
5棋盘状布局超导量子芯片的读取腔与滤波器进行设计。具体地，首先确定读取设备的频率范围、量子比特的读取频率、所需读取腔与滤波器的数量及相应的q值，例如，读取设备的频率范围为4-8ghz、量子比特读取频率6ghz、所需读取腔与滤波器的数量为5组(一条读取线上)、读取腔与滤波器的品质因子 q值分别为1000、100。然后执行以下操作：初步确定读取腔与滤波器的频率范围均为：4.5-7.5ghz；读取腔与量子比特之间满足色散耦合条件后频率范围确定为：4.5-5ghz；根据所需要的读取腔与滤波器的数量确定分配到一对读取腔与滤波器的频率：4.6、4.7、4.8、4.9、5.0(ghz)；对读取腔与滤波器的裸频进行仿真迭代，仿真精度10％，收敛两次，确定出器件频率随长度的变化关系。图2a和2b分别示出了根据本公开的实施例的读取腔与滤波器各自的频率随长度的变化关系示意图。
57.通过电磁仿真软件迭代，初步确定的各个频率的读取腔/滤波器与其长度的对应关系如表1所示。
[0058][0059]
表1
[0060]
图3示出了根据本公开的实施例的一对读取腔与滤波器的示意图。如图 3所示，器件301为读取腔，器件302为滤波器(此时读取腔和滤波器之间的间距肉眼不明显)。通过对两器件的间距及耦合长度进行迭代调整，确定间距为5μm、耦合长度为1200μm。各个频率的读取腔/滤波器与其相对应的q值的对应关系如表2所示。
[0061][0062]
表2
[0063]
最后，对以上确认版图后的读取腔与滤波器进行高精度频率仿真，通过迭代对读取腔和滤波器的长度进行调整。仿真精度控制在1％左右、收敛次数为2次。最终仿真得到的读取腔/滤波器设计结果如表3所示。
[0064][0065]
表3
[0066]
根据本公开所述的方法，完成了对该5
×
5棋盘状布局超导量子芯片中读取腔与滤波器的仿真迭代工作。可以看出，如果后续需要调整读取腔与滤波器的参数都可以迅速在流程中找到相应的修改措施与迭代依据，提高了超导量子芯片的设计效率，对超导量子芯片的规模化设计、仿真、迭代均有指导性意义。
[0067]
根据本公开的实施例，如图4所示，还提供了一种超导量子芯片制造方法400，包括：确定第一数量的量子比特、每个量子比特分别对应的一对读取腔和滤波器、读取线以及控制线(步骤410)；确定所述每个量子比特分别对应的一对读取腔和滤波器各自的参数，其中所述参数包括读取腔长度、滤波器长度、读取腔和滤波器之间的间距、以及读取腔和滤波
器的耦合长度 (步骤420)；基于所述第一数量的量子比特、每个量子比特分别对应的一对读取腔和滤波器、所述一对读取腔和滤波器各自的参数、所述读取线以及所述控制线，形成所述超导量子芯片(步骤430)。所述参数根据上面任一个实施例所述的方法确定。
[0068]
根据本公开的实施例，还提供了一种超导量子芯片设计装置，所述超导量子芯片包括读取线，所述读取线对应的第一数量的量子比特、以及每个量子比特分别对应的一对读取腔和滤波器。如图5所示，所述装置500包括：第一确定单元510，配置为确定读取设备的频率范围、所述第一数量读取腔所对应的第一品质因子、以及所述第一数量滤波器所对应的第二品质因子，其中所述读取设备用于通过所述读取线对所述第一数量的量子比特进行读取操作；第二确定单元520，配置为基于所述读取设备的频率范围，确定所述第一数量读取腔所对应的第一频率范围和所述第一数量滤波器所对应的第二频率范围；第三确定单元530，配置为基于所述第一频率范围和所述第一品质因子，确定每个读取腔的频率；第四确定单元540，配置为基于所述第二频率范围和所述第二品质因子，确定每个滤波器的频率；第五确定单元 550，配置为分别确定所述每个读取腔的长度以及所述每个滤波器的长度，以使得所述每个读取腔的频率以及所述每个滤波器的频率与所确定的相对应频率的频率差不超过第一阈值；第六确定单元560，配置为分别确定所述每个量子比特所对应的一对读取腔和滤波器之间的间距以及耦合长度，以使得每个读取腔的品质因子与所述第一品质因子的差值不超过第二阈值、所述每个滤波器的品质因子与所述第二品质因子的差值不超过第三阈值；以及仿真单元570，配置为基于所确定的读取腔和滤波器各自的长度、所述间距以及耦合长度，对所述超导量子芯片的版图进行仿真验证。
[0069]
这里，超导量子芯片设计装置500的上述各单元510～570的操作分别与前面描述的步骤110～170的操作类似，在此不再赘述。
[0070]
根据本公开的实施例，如图6所示，还提供了一种超导量子芯片制造装置600，包括：第十二确定单元610，配置为确定第一数量的量子比特、每个量子比特分别对应的一对读取腔和滤波器、读取线以及控制线；第十三确定单元620，配置为确定所述每个量子比特分别对应的一对读取腔和滤波器各自的参数，其中所述参数包括读取腔长度、滤波器长度、读取腔和滤波器之间的间距、以及读取腔和滤波器的耦合长度；制造单元630，配置为基于所述第一数量的量子比特、每个量子比特分别对应的一对读取腔和滤波器、所述一对读取腔和滤波器各自的参数、所述读取线以及所述控制线，形成所述超导量子芯片。所述参数根据上面任一个实施例所述的方法确定。
[0071]
根据本公开的实施例，还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。
[0072]
参考图7，现将描述可以作为本公开的服务器或客户端的电子设备700 的结构框图，其是可以应用于本公开的各方面的硬件设备的示例。电子设备旨在表示各种形式的数字电子的计算机设备，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。
[0073]
如图7所示，电子设备700包括计算单元701，其可以根据存储在只读存储器(rom)
702中的计算机程序或者从存储单元708加载到随机访问存储器(ram)703中的计算机程序，来执行各种适当的动作和处理。在ram703中，还可存储电子设备700操作所需的各种程序和数据。计算单元701、 rom 702以及ram 703通过总线704彼此相连。输入/输出(i/o)接口705 也连接至总线704。
[0074]
电子设备700中的多个部件连接至i/o接口705，包括：输入单元706、输出单元707、存储单元708以及通信单元709。输入单元706可以是能向电子设备700输入信息的任何类型的设备，输入单元706可以接收输入的数字或字符信息，以及产生与电子设备的用户设置和/或功能控制有关的键信号输入，并且可以包括但不限于鼠标、键盘、触摸屏、轨迹板、轨迹球、操作杆、麦克风和/或遥控器。输出单元707可以是能呈现信息的任何类型的设备，并且可以包括但不限于显示器、扬声器、视频/音频输出终端、振动器和/或打印机。存储单元708可以包括但不限于磁盘、光盘。通信单元709允许电子设备700通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据，并且可以包括但不限于调制解调器、网卡、红外通信设备、无线通信收发机和/或芯片组，例如蓝牙tm设备、802.11设备、wifi 设备、wimax设备、蜂窝通信设备和/或类似物。
[0075]
计算单元701可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元701的一些示例包括但不限于中央处理单元(cpu)、图形处理单元(gpu)、各种专用的人工智能(ai)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(dsp)、以及任何适当的处理器、控制器、微控制器等。计算单元701执行上文所描述的各个方法和处理，例如方法100或400。例如，在一些实施例中，方法100或400可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元708。在一些实施例中，计算机程序的部分或者全部可以经由rom 702和/或通信单元709而被载入和/或安装到电子设备700上。当计算机程序加载到ram 703 并由计算单元701执行时，可以执行上文描述的方法100或400的一个或多个步骤。备选地，在其他实施例中，计算单元701可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行方法100或400。
[0076]
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(fpga)、专用集成电路(asic)、专用标准产品(assp)、芯片上系统的系统(soc)、复杂可编程逻辑设备 (cpld)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
[0077]
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
[0078]
在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可
读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦除可编程只读存储器(eprom或快闪存储器)、光纤、便捷式紧凑盘只读存储器 (cd-rom)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
[0079]
为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，crt(阴极射线管) 或者lcd(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
[0080]
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(lan)、广域网(wan)、互联网和区块链网络。
[0081]
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。
[0082]
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本公开中记载的各步骤可以并行地执行、也可以顺序地或以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。
[0083]
虽然已经参照附图描述了本公开的实施例或示例，但应理解，上述的方法、系统和设备仅仅是示例性的实施例或示例，本发明的范围并不由这些实施例或示例限制，而是仅由授权后的权利要求书及其等同范围来限定。实施例或示例中的各种要素可以被省略或者可由其等同要素替代。此外，可以通过不同于本公开中描述的次序来执行各步骤。进一步地，可以以各种方式组合实施例或示例中的各种要素。重要的是随着技术的演进，在此描述的很多要素可以由本公开之后出现的等同要素进行替换。