用于多管芯操作的峰值功率管理的制作方法

用于多管芯操作的峰值功率管理
1.本技术是针对申请日为2021年02月07日，申请号为pct/cn2021/075725，发明名称为用于多管芯操作的峰值功率管理的专利的分案申请。
技术领域
2.本公开总体上涉及半导体技术领域，并且更具体地涉及用于存储系统中的峰值功率管理的电路设计和方法。


背景技术：

3.在很多服务器和移动设备中，nand存储系统因其高存储密度和相对低的访问延迟而被广泛用作主要的非易失性存储设备。然而，高密度存储系统(例如，三维(3d)nand存储系统)的性能往往受到其能够使用的最大量的功率(或峰值电流)的限制。当前，可以通过系统控制器使由nand存储系统的各种存储管芯执行的消耗高功率的操作(例如，峰值功率操作)错开。只有有限数量的峰值功率操作能够同时执行。该方法还可能因不必要的过度管理而导致增加的系统负荷。希望在不同的存储管芯之间建立通信，以协调峰值功率操作。在本公开中，可以通过每个存储管芯上的峰值功率管理(ppm)电路布置两个或更多个存储管芯之间的协作，其中，可以使ppm电路的ppm接触焊盘保持在相同的电势上。可以通过调节ppm接触焊盘的电势以及通过针对每个存储管芯实施独特的延迟时段而在两个或更多个存储管芯之间协调峰值功率操作。


技术实现要素：

4.本公开的一个方面提供了用于多个nand存储管芯的峰值功率管理(ppm)的方法。多个nand存储管芯具有第一nand存储管芯和第二nand存储管芯，并且第一nand存储管芯和第二nand存储管芯中的每个包括具有保持在第一nand存储管芯和第二nand存储管芯之间共有的电势上的ppm接触焊盘的ppm电路。该方法包括下述步骤：在用于第一nand存储管芯的第一峰值功率检查(ppc)例程期间的第一时刻检测ppm接触焊盘的电势；如果检测到的电势在第一时刻处于第一电压电平，则将ppm接触焊盘的电势驱动到第二电压电平，其中，第二电压电平低于第一电压电平；使第一nand存储管芯等待第一延迟时段；在用于第一nand存储管芯的第一ppc例程期间的第二时刻确定在ppm接触焊盘的电势中是否有暂停信号，其中，第二时刻比第一时刻晚；如果在第二时刻未检测到暂停信号，则在ppm接触焊盘的电势中生成暂停信号以暂停用于第二nand存储管芯的第二ppc例程；使第一nand存储管芯执行第一峰值功率操作；以及在第一nand存储管芯完成第一峰值功率操作之后在ppm接触焊盘的电势中生成恢复信号，以恢复用于第二nand存储管芯的第二ppc例程。
5.在一些实施例中，该方法还包括在用于第二nand存储管芯的第二ppc例程期间的第三时刻检测ppm接触焊盘的电势。
6.在一些实施例中，该方法还包括：如果所检测到的电势在第三时刻处于第二电压电平，则使第二nand存储管芯暂停第二ppc例程。
7.在一些实施例中，该方法还包括：响应于在第一nand存储管芯完成了第一峰值功率操作之后生成的恢复信号来恢复用于第二nand存储管芯的第二ppc例程。
8.在一些实施例中，恢复用于第二nand存储管芯的第二ppc例程包括：将ppm接触焊盘的电势驱动到第二电压电平；以及使第二nand存储管芯等待第三延迟时段，其中，第二nand存储管芯的第三延迟时段不同于第一nand存储管芯的第一延迟时段。
9.在一些实施例中，恢复用于第二nand存储管芯的第二ppc例程包括：在用于第二nand存储管芯的第二ppc例程期间的第四时刻确定在ppm接触焊盘的电势中是否有暂停信号，其中，第四时刻比第三时刻晚；以及如果在第四时刻未检测到暂停信号，则在ppm接触焊盘的电势中生成暂停信号，以暂停用于多个nand存储管芯中的第三nand存储管芯的第三ppc例程。
10.在一些实施例中，恢复用于第二nand存储管芯的第二ppc例程还包括：使第二nand存储管芯执行第二峰值功率操作；以及在第二nand存储管芯完成了第二峰值功率操作之后在ppm接触焊盘的电势中生成恢复信号，以恢复用于第三nand存储管芯的第三ppc例程。
11.在一些实施例中，该方法还包括：如果所检测到的电势在第三时刻处于第一电压电平，则使第二nand存储管芯等待第三延迟时段，其中，第二nand存储管芯的第三延迟时段不同于第一nand存储管芯的第一延迟时段。
12.在一些实施例中，该方法还包括：在用于第二nand存储管芯的第二ppc例程期间的第四时刻确定在ppm接触焊盘的电势中是否有暂停信号，其中，第四时刻比第三时刻晚。
13.在一些实施例中，该方法还包括：如果在第四时刻检测到暂停信号，则暂停用于第二nand存储管芯的第二ppc例程。
14.在一些实施例中，该方法还包括：响应于在第一nand存储管芯完成了第一峰值功率操作之后生成的恢复信号来恢复用于第二nand存储管芯的第二ppc例程。
15.在一些实施例中，该方法还包括：在执行第一峰值功率操作之前，在用于第一nand存储管芯的第一ppc例程中等待第二延迟时段。
16.在一些实施例中，生成恢复信号包括将ppm接触焊盘的电势驱动到第一电压电平。
17.在一些实施例中，生成暂停信号包括在ppm接触焊盘的电势中生成正脉冲，该正脉冲具有在约0.1μs和约10μs之间的范围内的脉冲宽度。
18.在一些实施例中，确定是否有暂停信号包括在第一探测和第二探测处测量ppm接触焊盘的电势，其中，第一探测和第二探测以比脉冲宽度长的测量时段隔开。
19.本公开的另一方面提供了用于在存储芯片中的多个nand存储管芯之间管理峰值功率操作的峰值功率管理(ppm)电路。该ppm电路具有保持在设置在第一nand存储管芯上的ppm电路和设置在第二nand存储管芯上的ppm电路之间共有的电势上的ppm接触焊盘。该ppm电路被配置为：在用于第一nand存储管芯的第一峰值功率检查(ppc)例程期间的第一时刻检测ppm接触焊盘的电势；如果检测到的电势在第一时刻处于第一电压电平，则将ppm接触焊盘的电势驱动到第二电压电平，其中，第二电压电平低于第一电压电平；使第一nand存储管芯等待第一延迟时段；在用于第一nand存储管芯的第一ppc例程期间的第二时刻确定在ppm接触焊盘的电势中是否有暂停信号，其中，第二时刻比第一时刻晚；如果在第二时刻未检测到暂停信号，则在ppm接触焊盘的电势中生成暂停信号以暂停用于第二nand存储管芯的第二ppc例程；使第一nand存储管芯执行第一峰值功率操作；以及在第一nand存储管芯完
成第一峰值功率操作之后在ppm接触焊盘的电势中生成恢复信号，以恢复用于第二nand存储管芯的第二ppc例程。
20.在一些实施例中，该ppm电路还被配置为：在用于第二nand存储管芯的第二ppc例程期间的第三时刻检测ppm接触焊盘的电势。
21.在一些实施例中，该ppm电路还被配置为：如果所检测到的电势在第三时刻处于第二电压电平，则使第二nand存储管芯暂停第二ppc例程。
22.在一些实施例中，该ppm电路还被配置为：响应于在第一nand存储管芯完成了第一峰值功率操作之后生成的恢复信号来恢复用于第二nand存储管芯的第二ppc例程。
23.在一些实施例中，该ppm电路还被配置为：将ppm接触焊盘的电势驱动到第二电压电平；使第二nand存储管芯等待第三延迟时段，其中，第二nand存储管芯的第三延迟时段不同于第一nand存储管芯的第一延迟时段；在用于第二nand存储管芯的第二ppc例程期间的第四时刻确定在ppm接触焊盘的电势中是否有暂停信号，其中，第四时刻比第三时刻晚；如果在第四时刻未检测到暂停信号，则在ppm接触焊盘的电势中生成暂停信号，以暂停用于多个nand存储管芯中的第三nand存储管芯的第三ppc例程；使第二nand存储管芯执行第二峰值功率操作；以及在第二nand存储管芯完成了第二峰值功率操作之后在ppm接触焊盘的电势中生成恢复信号，以恢复用于第三nand存储管芯的第三ppc例程。
24.在一些实施例中，该ppm电路还被配置为：如果在第四时刻检测到暂停信号，则暂停用于第二nand存储管芯的第二ppc例程。
25.在一些实施例中，恢复信号包括ppm接触焊盘的电势中的第一电压电平。
26.在一些实施例中，暂停信号包括ppm接触焊盘的电势中的正脉冲，该正脉冲具有在约0.1μs和约10μs之间的范围内的脉冲宽度。
27.在一些实施例中，该ppm电路还包括：电连接到第一电源和ppm电阻器的第一端部的第一上拉驱动器；电连接到第二电源和ppm电阻器的第二端部的第二上拉驱动器；电连接到ppm电阻器的第二端部的下拉驱动器，其中，ppm接触焊盘连接到ppm电阻器的第二端部。
28.在一些实施例中，ppm电路还包括具有电连接到参考电压的第一输入端子和电连接到ppm接触焊盘的第二输入端子的比较器。
29.在一些实施例中，在下拉驱动器被关断时，ppm接触焊盘的电势高于参考电压，并且在下拉驱动器被导通时，ppm接触焊盘的电势低于参考电压。
30.在一些实施例中，第一上拉驱动器和第二上拉驱动器包括p沟道金属氧化物半导体场效应晶体管(mosfet)。
31.在一些实施例中，下拉驱动器包括n沟道金属氧化物半导体场效应晶体管(mosfet)。
32.在一些实施例中，第一nand存储管芯上的ppm电路的ppm接触焊盘通过管芯到管芯连接电连接到第二nand存储管芯上的ppm电路的ppm接触焊盘。在一些实施例中，该管芯到管芯连接包括通过倒装芯片接合、管芯到管芯接合或者线接合形成的金属互连。
33.本公开的又一方面提供了用于在多个nand存储管芯之间管理峰值功率操作的峰值功率管理(ppm)系统。该ppm系统包括如上文所述的在多个nand存储管芯中的每个上的ppm电路。
34.本领域技术人员根据本公开的说明书、权利要求和附图能够理解本公开的其他方
面。
附图说明
35.被并入到本文并形成说明书一部分的附图示出了本公开的实施例，并且附图与说明书一起进一步用于解释本公开的原理并使相关领域中的技术人员能够制作和使用本公开。
36.图1a示出了根据本公开的一些实施例的具有一个或多个存储芯片的存储系统。
37.图1b示出了根据本公开的一些实施例的存储管芯的俯视图。
38.图2a示出了根据本公开的一些实施例的存储芯片中的峰值功率管理系统。
39.图2b示出了根据本公开的一些实施例的存储芯片中的另一峰值功率管理系统。
40.图3示出了根据本公开的一些实施例的峰值功率管理电路。
41.图4示出了根据本公开的一些实施例的峰值功率检查例程。
42.图5-7示出了根据本公开的一些实施例的两个存储管芯上的图4中所示的峰值功率检查例程的实施方式。
43.图8示出了根据本公开的一些实施例的用于暂停信号的测量方案。
44.图9-10示出了根据本公开的一些实施例的三个存储管芯上的图4中所示的峰值功率检查例程的实施方式。
45.在结合附图考虑时，根据下文阐述的具体实施方式，本发明的特征和优点将变得更加显而易见，在附图中，自始至终相似的附图标记表示对应的元件。在附图中，相似的附图标记一般指示等同的、功能上类似的、和/或结构上类似的元件。
46.将参考附图描述本公开的实施例。
具体实施方式
47.尽管讨论了特定的构造和布置，但是应当理解，这样做仅出于说明的目的。相关领域中的技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其他构造和布置。对于相关领域中的技术人员将显而易见的是，本公开也可以用在多种其他应用中。
48.注意，说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构、或特性，但每个实施例不一定都包括该特定的特征、结构、或特性。而且，这样的短语不一定指相同的实施例。此外，当结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其他实施例来实现这样的特征、结构或特性将在相关领域中的技术人员的知识范围内。
49.通常，可以至少部分地根据上下文中的使用来理解术语。例如，至少部分地根据上下文，本文所使用的术语“一个或多个”可以用于描述单数意义上的任何特征、结构、或特性，或者可以用于描述复数意义上的特征、结构、或特性的组合。类似地，至少部分地根据上下文，诸如“一个”或“所述”的术语可以同样被理解为表达单数用法或表达复数用法。另外，至少部分地根据上下文，术语“基于”可以被理解为不一定旨在传达一组排他的因素，并且可以代替地允许存在不一定清楚描述的附加因素。
50.如本文所使用的，术语“标称的/标称地”是指在产品或工艺的设计阶段期间设置的用于部件或工艺步骤的特性或参数的期望值或目标值，以及高于和/或低于期望值的值
的范围。值的范围可以归因于制造工艺或公差的微小变化。如本文所使用的，术语“约”指示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定的技术节点，术语“约”可以指示在例如该值的10％-30％(例如，该值的
±
10％、
±
20％或
±
30％)内变化的给定量的值。
51.图1a示出了根据本公开的一些实施例的存储系统10。存储系统10(又称为nand存储系统或固态驱动器)可以包括主机控制器20以及一个或多个存储芯片25-1、25-2、25-3
……
25-n。每个半导体存储芯片25(下文只称为“存储芯片”)可以是nand芯片(即，“闪存”、“nand闪存”或“nand”)。固态驱动器(ssd)10可以通过主机控制器20与主机计算机15通信，其中，主机控制器20可以经由一条或多条存储信道30-1、30-2、30-3
……
30-n连接到一个或多个存储芯片25-1、25-2、25-3
……
25-n。在一些实施例中，每个存储芯片25可以经由存储信道30由主机控制器20管理。
52.主机计算机15发送将被存储在nand存储系统或ssd 10处的数据，或者通过读取ssd 10而检索数据。主机控制器20可以处理从主机计算机15接收的i/o请求，确保数据完整性和有效存储，并且管理存储芯片25。存储信道30可以经由数据总线在主机控制器20和每个存储芯片25之间提供数据和控制通信。主机控制器20可以根据芯片使能信号选择存储芯片25中的一个。
53.图1b示出了根据本公开的一些实施例的nand闪速存储器100的俯视图。nand闪速存储器100可以是存储管芯(或管芯)或者存储管芯的任何部分。在一些实施例中，图1a中的每个存储芯片25可以包括一个或多个存储管芯，例如，一个或多个nand闪速存储器100。在一些实施例中，每个nand闪速存储器100可以包括一个或多个存储面101，每个存储面可以包括多个存储块103。在每个存储面101处可以发生等同和并发的操作。可以具有数兆字节(mb)的尺寸的存储块103是执行擦除操作的最小尺寸。如图1b中所示，示例性nand闪速存储器100包括四个存储面101，并且每个存储面101包括六个存储块103。每个存储块103可以包括多个存储单元，其中，可以通过诸如位线和字线的互连对每个存储单元寻址。位线和字线可以是垂直布设的(例如，分别按照行和列)，从而形成金属线的阵列。在图1b中，字线和位线的方向被标示为“bl”和“wl”。在本公开中，存储块103又被称为“存储阵列”或“阵列”。存储阵列是存储管芯上的执行存储功能的核心区域。
54.nand闪速存储器100还包括外围区105，即围绕存储面101的区域。外围区105包含很多数字、模拟和/或混合信号电路来支持存储阵列的功能，所述电路例如，页缓冲器50、行解码器40、列解码器60、外围电路70以及感测放大器80。外围电路70包括有源和/或无源半导体器件，例如，晶体管、二极管、电容器、电阻器等，这对于本领域中的普通技术人员而言将是显而易见的。
55.应当指出，图1a和图1b中的ssd 10和nand闪速存储器100中的电子部件的布局仅作为示例示出。ssd 10和nand闪速存储器100可以具有其他布局并且可以包括额外部件。例如，nand闪速存储器100还可以具有高压电荷泵、i/o电路等。ssd 10还可以包括固件、数据加扰器等。
56.图2a示出了根据本公开的一些实施例的存储芯片25的峰值功率管理系统200a。峰值功率管理(ppm)系统200a可以被实施在图1a中的nand存储系统10的每个存储芯片25中，其中，每个存储芯片25可以包括多个存储管芯100-1、100-2
……
100-(n-1)、100-n，并且每
个存储管芯可以与前文参考图1b讨论的nand闪速存储器100类似。在一些实施例中，每个nand闪速存储器100可以包括峰值功率管理(ppm)电路202(例如，202-1、202-2
……
202-(n-1)、202-n)，其中，每个ppm电路202可以包括ppm接触焊盘204(又称为ppm引脚)。存储芯片25的不同nand闪速存储器100-1、100-2
……
100-(n-1)、100-n上的ppm电路202-1、202-2
……
202-(n-1)、202-n可以通过ppm接触焊盘204(例如，204-1、204-2
……
204-(n-1)、204-n)相互通信。在一些实施例中，两个nand闪速存储器100之间的ppm接触焊盘204可以通过多个管芯到管芯连接205相互电连接。例如，nand闪速存储器100-1上的ppm接触焊盘204-1可以通过管芯到管芯连接205与nand闪速存储器100-2上的ppm接触焊盘204-2电连接。nand闪速存储器100-(n-1)上的ppm接触焊盘204-(n-1)也可以通过管芯到管芯连接205与nand闪速存储器100-n上的ppm接触焊盘204-n电连接。在一些实施例中，管芯到管芯连接205可以是由线接合形成的金属互连。在一些实施例中，该金属互连可以是通过倒装芯片接合或者管芯到管芯接合形成的金属线或者任何适当的金属或导电材料。在一些实施例中，该金属互连可以通过穿硅via(例如，穿阵列结构)形成。
57.通过使用上文描述的管芯到管芯连接205，两个不同的存储管芯之间(例如，nand闪速存储器100-1和100-2之间)的通信可以被建立为ppm系统200a中的ppm组203。照此，nand存储系统10能够向存储芯片25发送操作命令，其中，nand存储系统10随时能够通过选择ppm组203中的两个存储管芯中的一个而通过ppm电路202控制系统的功耗。
58.图2b示出了根据本公开的一些实施例的ppm系统200b。与ppm系统200a类似，ppm系统200b也可以被实施在图1a中的nand存储系统10的每个存储芯片25中，其中，每个存储管芯(例如，nand闪速存储器100)包括一个ppm电路202(例如，202-1、202-2、202-3
……
202-n)。每个ppm电路202包括ppm接触焊盘204(例如，204-1、204-2、204-3
……
204-n)，不同的nand闪速存储器100上的ppm电路202可以通过ppm接触焊盘204相互通信。在一些实施例中，nand闪速存储器100之间的ppm接触焊盘204可以通过多个管芯到管芯连接205相互电连接。例如，nand闪速存储器100-1上的ppm接触焊盘204-1可以通过管芯到管芯连接205与nand闪速存储器100-2上的ppm接触焊盘204-2电连接，而nand闪速存储器100-2上的ppm接触焊盘204-2可以通过另一管芯到管芯连接205与nand闪速存储器100-3上的ppm接触焊盘204-3电连接。照此，用于整个ppm系统200b的ppm接触焊盘204可以通过管芯到管芯连接205电连接。换言之，ppm系统200b可以被视为一个ppm组203。由此可以通过ppm系统200b建立同一存储芯片上的不同存储管芯之间的通信。nand存储系统10能够向存储芯片25发送操作命令，其中，nand存储系统10随时能够通过选择存储管芯中的一个而通过ppm电路202控制系统的功耗。
59.图3示出了根据本公开的一些实施例的nand闪速存储器100上的示例性ppm电路202。该ppm电路202可以包括第一上拉驱动器314，其中，第一上拉驱动器314的一个端子连接到具有第一电压v
dd_1
的第一电源312。在一些实施例中，第一上拉驱动器314可以是金属氧化物半导体场效应晶体管(mosfet)。在一些实施例中，第一上拉驱动器314可以是p沟道mosfet(即pfet)，其中，第一上拉驱动器314的源极端子可以连接到第一电源312，并且第一上拉驱动器314的漏极端子可以连接到具有电阻r
ppm
的ppm电阻器318的第一端部。
60.在一些实施例中，ppm电路202还可以包括第二上拉驱动器315，其中，第二上拉驱动器315的一个端子连接到具有第二电压v
dd_2
的第二电源313。在一些实施例中，第二上拉
驱动器315可以是金属氧化物半导体场效应晶体管(mosfet)。在一些实施例中，第二上拉驱动器315可以是p沟道mosfet(即pfet)，其中，第二上拉驱动器315的源极端子可以连接到第二电源313，并且第二上拉驱动器315的漏极端子也可以连接到ppm电阻器318的第二端部。在这种构造中，第一上拉驱动器314和第二上拉驱动器315并联连接。
61.在一些实施例中，第一上拉驱动器314可以具有第一电流i
up_1
；并且第二上拉驱动器315可以具有第二电流i
up_2
。可以通过对第一上拉驱动器的栅极端子316和/或第二上拉驱动器315的栅极端子317施加偏置而控制流经第一上拉驱动器314和第二上拉驱动器315的电流。在一个示例中，第一上拉驱动器314可以保持轻微导通或弱导通(例如，具有低跨导)，并且由此又被称为“弱上拉驱动器”。在一些实施例中，第二上拉驱动器315可以被完全导通(例如，具有高跨导)，并且由此又被称为“强上拉驱动器”。第一电流i
up_1
可以比第二电流i
up_2
小得多。在一些实施例中，第一电流i
up_1
可以处于约100na到约1μa之间的范围内。在一些实施例中，第二电流i
up_2
可以处于约10μa到约1ma之间的范围内。在一些实施例中，第一电压v
dd_1
和第二电压v
dd_2
可以具有相同幅值。
62.在一些实施例中，ppm电路202还包括下拉驱动器336。在一些实施例中，下拉驱动器336可以是mosfet。在一些实施例中，下拉驱动器336可以是n沟道mosfet(即nfet)。下拉驱动器336的源极端子可以接地，并且下拉驱动器336的漏极端子可以在节点322处连接到ppm电阻器318的第二端部。
63.在一些实施例中，ppm电阻器318的第二端部、第二上拉驱动器315的漏极端子和下拉驱动器336的漏极端子还在节点322处电连接到ppm接触焊盘204。对于在每个ppm组203中具有两个ppm电路202的ppm系统200a(如图2a中所示)而言，可以使同一ppm组203中的ppm接触焊盘204在节点322处保持为两个ppm接触焊盘204和两个ppm电路202所共有的电势v
ppm
，因为所述两个ppm接触焊盘204通过管芯到管芯连接205电连接(参见图2a)。对于在每个ppm组203中具有两个或更多个ppm电路202的ppm系统200b(如图2b中所示)而言，可以使同一ppm组203中的ppm接触焊盘204在节点322处保持为ppm系统200b中的所有ppm接触焊盘204和ppm电路202所共有的电势v
ppm
，因为所有ppm接触焊盘204通过管芯到管芯连接205电连接(参见图2b)。
64.在一些实施例中，ppm电路202还可以包括比较器328，比较器328具有处于参考电压v
ref
的第一输入端子324以及连接到节点322(或ppm接触焊盘204)的第二输入端子326。比较器328可以是用于将第二输入端子326处的输入电压v
in
与第一输入端子324处的参考电压v
ref
进行比较的运算放大器，其中，输出端子330处的输出电压v
out
可以指示输入电压v
in
是高于还是低于参考电压v
ref
。例如，在输入电压v
in
大于参考电压v
ref
时，输出电压v
out
可以是正电压。另一方面，在输入电压v
in
小于参考电压v
ref
时，输出电压v
out
可以是负电压。
65.在一些实施例中，ppm电路202还可以包括具有连接到比较器328的输出端子330的输入端子的反相器332。反相器332可以使输入信号反相。例如，在比较器328的输出电压v
out
是正电压时，由反相器332在输出端子334处生成的ppm使能信号enppm可以为零，即，ppm使能信号enppm＝0。另一方面，在比较器328的输出电压v
out
是负电压时，ppm使能信号enppm＝1。换言之，在节点322处的电势v
ppm
大于(或高于)参考电压v
ref
(即，v
ppm
》v
ref
)时，ppm使能信号enppm＝0。在节点322处的电势v
ppm
小于(或低于)参考电压v
ref
(即，v
ppm
《v
ref
)时，ppm使能信号enppm＝1。
66.在一些实施例中，可以有可选的连接在节点322和比较器328的第二输入端子326之间的rc滤波器344。rc滤波器344可以用于滤除某一频率范围内的不需要的信号。
67.如前文所讨论的，对于ppm系统200a(图2a中)和ppm系统200b(图2b中)而言，同一ppm组203中的ppm接触焊盘204可以被电连接，即，同一ppm组203的ppm接触焊盘204可以保持在同一ppm组203中的所有ppm接触焊盘204所共有的电势v
ppm
。因此，每个ppm组203只需要一个比较器328，该比较器328在节点322处电连接到ppm接触焊盘204中的一个。而且，ppm使能信号enppm指示ppm组203中的两个或更多个存储管芯的电势v
ppm
。
68.参考图3，在操作期间，第一控制信号340可以被发送至第二上拉驱动器315的栅极端子317，从而使第二上拉驱动器315导通或关断。例如，如果第一控制信号340具有的电压低于第二上拉驱动器315的阈值电压，则第二上拉驱动器315可以被导通，并且第二电流i
up_2
可以由此流经第二上拉驱动器315。如果第一控制信号340具有的电压高于第二上拉驱动器315的阈值电压，则第二上拉驱动器315可以被关断。
69.流经下拉驱动器336的电流又被称为下拉电流i
pull_dn
。在图3的构造中，下拉电流i
pull_dn
可以是第一电流i
up_1
和第二电流i
up_2
之和。在第二上拉驱动器315被导通时，下拉电流i
pull_dn
可以被第二电流i
up_2
主导，因为流经“强上拉驱动器”的第二电流i
up_2
比流经“弱上拉驱动器”的第一电流i
up_1
大得多，如前文所讨论的。在第二上拉驱动器315被关断时，只有第一电流i
up_1
通过ppm电阻器318和节点322流向下拉驱动器336。
70.在第二控制信号342被发送至下拉驱动器336的栅极端子338时，下拉驱动器336可以被导通或关断。例如，如果第二控制信号342具有的电压高于下拉驱动器336的阈值电压，则下拉驱动器336可以被导通，并且可以形成从节点322到地的导电路径。如果第二控制信号342具有的电压低于下拉驱动器336的阈值电压，则下拉驱动器336可以被关断。
71.在一些实施例中，下拉驱动器336可以作为电流控制器操作。在这一示例中，在下拉驱动器336被导通时，通过下拉驱动器336从节点322流至地的电流(即下拉电流i
pull_dn
)的幅值取决于第二控制信号342。在下拉驱动器336是nfet时，如图3中所示，下拉电流i
pull_dn
可以由第二控制信号342的电压电平和下拉驱动器336的跨导确定。根据本公开的一些实施例，存储管芯(例如，nand闪速存储器100-1)的电流分布i
cc
可以对应于第二控制信号342的电压电平，并由此对应于下拉电流i
pull_dn
。因此，下拉电流i
pull_dn
可以充当存储管芯的电流分布i
cc
的电流镜像。
72.在一些实施例中，下拉电流i
pull_dn
可以与电流分布i
cc
的电流电平成比例。下拉电流i
pull_dn
可以根据电流分布i
cc
按比例缩小。例如，如果存储管芯正在以200ma的电流操作，则ppm电路202的下拉电流i
pull_dn
可以是200μa。因此，可以通过下拉电流i
pull_dn
为每个存储管芯调节存储操作和对应电流。此外，通过ppm接触焊盘处的管芯到管芯连接，能够在两个或更多个存储管芯之间协调ppm组203中的峰值功率操作，如图2a和图2b中所示。
73.例如，在ppm电路202处于复位状态时，第二上拉驱动器315可以被关断，并且没有第二电流i
up_2
流经节点322。与此同时，可以根据默认方式使第一上拉驱动器314保持导通，并且下拉驱动器336可以被关断。相应地，可以经由通过ppm电阻器318和第一上拉驱动器314到第一电源312的导电路径使节点322处的(或者ppm接触焊盘204处的)电势v
ppm
保持在高于参考电压v
ref
的第一电压电平。
74.在一些实施例中，在复位状态中，也可以使下拉驱动器336保持轻微导通或弱导通
(例如，具有低跨导)，从而能够使v
ppm
的电势保持接近仍然高于参考电压v
ref
的第一电压电平。在这一示例中，下拉电流i
pull_dn
可以在没有第二电流i
up_2
的情况下由第一电流i
up_1
确定。这一低电平的下拉电流i
pull_dn
对应于在存储管芯上流动的低电平电流i
l
。存储管芯可以执行消耗低电平电流i
l
的操作。
75.在一些实施例中，下拉驱动器336可以被完全导通(例如，具有高跨导)。在这一示例中，可以经由通过下拉驱动器336到地的另一导电路径使节点322(或者ppm接触焊盘204)处的电势v
ppm
保持在低于参考电压v
ref
的第二电压电平。
76.在一些实施例中，可以通过导通第二上拉驱动器315并且接下来(例如，大约1μs以后)导通下拉驱动器336而形成电势v
ppm
中的正脉冲。
77.如前文所讨论的，在第二上拉驱动器315被导通时，下拉电流i
pull_dn
可以是第一电流i
up_1
和第二电流i
up_2
之和。这一高电平的下拉电流i
pull_dn
对应于在存储管芯上流动的高电平电流ih。存储管芯可以执行消耗高电平电流ih的峰值功率操作(ppo)。
78.图4示出了根据本公开的一些实施例的与使用图3中的ppm电路202的图2a中的峰值功率管理系统200a或者图2b中的峰值功率管理系统200b相关联的峰值功率检查例程400。应当理解，峰值功率检查(ppc)例程400不具有排他性，并且可以在所例示的操作步骤之前、之后或者之间执行其他操作步骤。在一些实施例中，ppc例程400的一些操作步骤可以省略，或者可以包括在这里出于简洁的目的而未描述的其他操作步骤。在一些实施例中，ppc例程400的操作步骤可以按照不同的顺序执行和/或可以变化。
79.ppc例程400提供了管理在具有两个或更多个存储管芯的ppm组203中的峰值功率操作的示例性方法。其中，每个存储管芯包括至少一个ppm电路202。以下示例是针对特定存储管芯示出的，其中，该存储管芯的峰值功率操作将不与同一ppm组203中的另一存储管芯上的另一峰值功率操作同时执行。照此，能够将由ppm组203消耗的总功率(或电流)调节并控制到预定值以下。
80.如图4中所示，ppc例程400开始于操作步骤s405，其中，特定存储管芯上的ppm电路202处于复位状态。如前文参考图3讨论的，在复位状态下，ppm电路202的下拉驱动器336可以被关断。
81.在特定存储管芯将要执行峰值功率操作时，可以对特定存储管芯启动ppc例程400，并且ppc例程400可以进行至操作步骤s410，即ppc例程400中的第一检查点。在操作步骤s410处，首先检测ppm接触焊盘204的电势v
ppm
，并且之后将电势v
ppm
与参考电压v
ref
进行比较。
82.如果确定电势v
ppm
大于或高于参考电压v
ref
，即处于第一电压电平(又称为“高”电平)，则ppc例程可以进行至操作步骤s415。如前文所讨论的，电势v
ppm
是同一ppm组203中的ppm电路202的所有ppm接触焊盘204所共有的。在电势v
ppm
处于第一电压电平时，这指示同一ppm 2032中没有任何存储管芯正在执行峰值功率操作。照此，特定存储管芯可以继续进行其ppc例程400。
83.为了防止同一ppm组2032中的其他存储管芯执行峰值功率操作，并且为了储备用于特定存储管芯的功率/电流预算，在操作步骤s415处，ppm接触焊盘204的电势v
ppm
可以被驱动到小于或低于参考电压v
ref
的第二电压电平。可以通过导通特定存储管芯上的ppm电路202的下拉驱动器336而将电势v
ppm
设置到第二电压电平(又称为“低”电平)。
84.之后，ppc例程400进行至操作步骤s420，其中，使特定存储管芯等待第一延迟时段t
dly_1
。在一些实施例中，第一延迟时段t
dly_1
是ppm组203中的特定存储管芯所特有的。换言之，ppm组203中的每个存储管芯具有不同的第一延迟时段t
dly_1
。例如，图2a中的nand闪速存储器100-1和nand闪速存储器100-2具有带有不同值的第一延迟时段t
dly_1
。在任何其他存储管芯和特定存储管芯同时启动ppc例程400并且开始第一检查点(即，操作步骤s410)时，由于不同的第一延迟时段t
dly_1
，用于其他存储管芯和特定存储管芯的ppc例程400不会同时进行至操作步骤s425(即，第二检查点)。照此，同一ppm组203中的存储管芯在执行ppo时被去同步。
85.之后，ppc例程400进行至操作步骤s425，即第二检查点，其中，确定在ppm接触焊盘204的电势v
ppm
中是否有暂停信号。在一些实施例中，该暂停信号包括电势v
ppm
的正脉冲。
86.如果未检测到暂停信号，则ppc例程400继续进行至操作步骤s430，其中，可以生成暂停信号。在暂停信号包括电势v
ppm
中的正脉冲的示例中，可以通过导通第二上拉驱动器315并且之后(例如，大约1μs以后)导通下拉驱动器336而生成暂停信号。将暂停信号生成为使得用于ppm组203中的其他存储管芯的其他ppc例程能够根据暂停信号被暂停。
87.在操作步骤s435处，ppc例程400等待第二延迟时段t
ppm
。在一些实施例中，第二延迟时段t
ppm
对于同一ppm组203中的两个或更多个存储管芯可以是不同的。与第一延迟时段t
dly_1
不同，在一些实施例中，第二延迟时段t
ppm
对于同一ppm组203中的两个或更多个存储管芯可以是相同的。第二延迟时段t
ppm
可以是由nand存储系统10预定的任何适当的时段以包括ppc例程400和ppo之间的通信延迟。在一些实施例中，第二延迟时段t
ppm
取决于nand存储系统10的固件设计。
88.在ppc例程400开始操作步骤s440时，特定存储管芯可以开始执行ppo，其中，特定存储管芯上的高电流电平ih可以对应于流经ppm电路202的下拉驱动器336的下拉电流i
pull_dn
，该下拉电流i
pull_dn
是第一电流i
up_1
和第二电流i
up_2
之和。
89.在特定存储管芯完成ppo之后，ppc例程400进行至操作步骤s445，其中，可以在ppm接触焊盘204的电势v
ppm
中生成恢复信号。该恢复信号可以用于其他存储管芯以恢复它们的处于暂停的ppc例程。在一些实施例中，可以通过将电势v
ppm
驱动到第一电压电平(例如，从低电平到高电平)而生成恢复信号。例如，特定存储管芯上的ppm电路202的第二上拉驱动器315可以被关断。下拉驱动器336也可以被关断。在一些实施例中，可以使下拉驱动器336保持轻微导通或弱导通，使得下拉电流i
pull_dn
与第一电流i
up_1
大致相同，其对应于由存储管芯上的操作使用的低电流电平i
l
。
90.如果在操作步骤s410处确定电势v
ppm
小于或低于参考电压v
ref
，即处于第二电压电平，则表明ppm组203的其他存储管芯中的至少一个正在执行ppo或者将要执行ppo，并且已经将电势v
ppm
从高电平驱动到了低电平。之后，在操作步骤s450处暂停用于特定存储管芯的ppc例程400。
91.类似地，如果在操作步骤s425处检测到了暂停信号，则也在操作步骤s450处暂停用于特定存储管芯的ppc例程400。在一些实施例中，ppc例程400在操作步骤s420处的第一延迟时段t
dly_1
期间等待的同时，不断地检查是否有暂停信号。在这一示例中，在操作步骤s420处的第一延迟时段t
dly_1
期间一检测到暂停信号，该暂停信号就可以使ppc例程400在操作步骤s450处暂停。
92.当用于特定存储管芯的ppc例程400在操作步骤s450处暂停时，ppc例程400不断地检查在ppm接触焊盘204的电势v
ppm
中是否有恢复信号。在通过将电势v
ppm
驱动到第一电压电平(即，从低电平到高电平)来生成恢复信号的示例中，可以使用电势v
ppm
的上升沿以使在操作步骤s450处暂停的ppc例程400恢复。如果在操作步骤s455处检测到恢复信号，则ppc例程400继续进行至操作步骤s460，其中，电势v
ppm
被驱动到第二电压电平(即低电平)，从而储备用于特定存储管芯的功率/电流资源。如果没有检测到恢复信号，则ppc例程400在操作步骤s450处保持暂停。
93.接下来，ppc例程400进行至操作步骤s420。在一些实施例中，在一个ppm组中只有两个存储管芯时，ppc例程400可以进行至操作步骤s435。在这一示例中，对于恢复ppc例程400之后的特定存储管芯，可以跳过等待第一延迟时段t
dly_1
，因为其他存储管芯已经完成了ppo。因而，在暂停-恢复之后不存在两个存储管芯同时执行ppo的重合。
94.图5-7示出了用于图2a中的ppm系统200a的ppc例程400的三种示例性实施方式，其中，每个ppm组203包括两个存储管芯，例如，“管芯0”(又称为第一nand存储管芯)和“管芯1”(又称为第二nand存储管芯)。管芯0和管芯1可以与图1-2中所示的nand闪速存储器100类似。
95.在图5中所示的示例中，在该时间序列开始时，两个存储管芯，即管芯0和管芯1都处于复位状态。管芯0接收到用于执行第一ppo的命令信号，而后管芯1才接收到它的用于执行第二ppo的命令信号。因此，首先启动用于管芯0的第一ppc例程400
die_0
。在时间t1(即第一时刻)上，用于管芯0的第一ppc例程400
die_0
开始操作步骤s410，以检测管芯0上的ppm电路202的ppm接触焊盘204的电势v
ppm
。由于管芯0和管芯1两者都没有正在执行第一ppo或第二ppo，因而电势v
ppm
被保持在具有在管芯0和管芯1两者上的可忽略的幅值或者约为第一电流i
up_1
的幅值的下拉电流i
pull_dn
的高电平(第一电压电平)。即，管芯0和管芯1两者都正在以低电流电平i
l
执行操作。
96.在确定电势v
ppm
在时间t1上处于高电平之后，根据用于管芯0的第一ppc例程400
die_0
的操作步骤s415，电势v
ppm
被驱动到低电平(即第二电压电平)。
97.在管芯1接收到它的用于执行ppo的命令信号时，可以启动用于管芯1的第二ppc例程400
die_1
，并且在时间t2(即第三时刻)上进行至操作步骤s410。在这一示例中，时间t2比时间t1晚。由于已经根据用于管芯0的第一ppc例程400
die_0
将电势v
ppm
驱动到低电平，因而在操作步骤s450处暂停用于管芯1的第二ppc例程400
die_1
。
98.在将电势v
ppm
驱动到低电平之后，第一ppc例程400
die_0
使管芯0在操作步骤s420处等待第一延迟时段t
dly_1_die 0
。由于在操作步骤s425处未检测到暂停信号(例如，电势v
ppm
的正脉冲)，因而在时间t3(即第二时刻)上根据用于管芯0的第一ppc例程400
die_0
的操作步骤s430生成暂停信号。在等待第二延迟时段t
ppm
(操作步骤s435)之后，管芯0可以根据第一ppc例程400
die_0
的操作步骤s440在时间t4上开始第一ppo。在时间t5上，管芯0完成第一ppo，并且根据第一ppc例程400
die_0
的操作步骤s445生成恢复信号。在这一示例中，通过将电势v
ppm
驱动到高电平而生成恢复信号。
99.在时间t2和时间t5之间，在操作步骤s450处暂停用于管芯1的第二ppc例程400
die_1
。当在时间t5上在电势v
ppm
中检测到恢复信号时，恢复用于管芯1的第二ppc例程400
die_1
。在这一示例中，时间t5上的电势v
ppm
的上升沿可以用于触发第二ppc例程400
die_1
的
恢复。随后根据第二ppc例程400
die_1
的操作步骤s460在时间t6上将电势v
ppm
驱动到低电平。在图5中，由此生成了电势v
ppm
的下降沿。应当指出，在时间t5上根据用于管芯0的第一ppc例程400
die_0
生成的上升沿和在时间t6上根据用于管芯1的第二ppc例程400
die_1
生成的下降沿之间的持续时间比在时间t3上根据用于管芯0的第一ppc例程400
die_0
生成的正脉冲的脉冲宽度长。通过将电势v
ppm
驱动到低电平，能够储备用于管芯1的功率/电流资源。例如，在请求管芯0的另一ppo的情况下，将在第一检查点(操作步骤s410处)之后暂停新的ppc例程。照此，已经在操作步骤s450处暂停的用于管芯1的第二ppc例程400
die_1
能够在没有进一步延迟的情况下结束。
100.接下来，用于管芯1的第二ppc例程400
die_1
进行至操作步骤s420，其中，管芯1等待第一延迟时段t
dly_1_die 1
。在第二ppc例程400
die_1
的操作步骤s425处，检查在电势v
ppm
中是否有暂停信号。在未检测到暂停信号时，在时间t7(又称为第四时刻)上生成暂停信号(例如，电势v
ppm
的正脉冲)。在等待操作步骤s435处的第二延迟时段t
ppm
之后，管芯1根据第二ppc例程400
die_1
在操作步骤s440处开始执行第二ppo。在时间t8上，管芯1完成了第二ppo，并且在操作步骤s445处通过将电势v
ppm
驱动到高电平而生成恢复信号。
101.照此，管芯0和管芯1分别完成了第一ppo和第二ppo。通过使用第一ppc例程400
die_0
和第二ppc例程400
die_1
，同一ppm组203(参见图2)中的两个存储管芯(例如，管芯0和管芯1)能够通过ppm电路202协调它们的ppo。通过调节由ppm接触焊盘204共享的电势v
ppm
，能够对两个存储管芯的ppo去同步。
102.图6示出了根据本公开的一些实施例的ppc例程400的另一种示例性实施方式。在图6中，管芯0(即第一nand存储管芯)和管芯1(即第二nand存储管芯)同时接收到来自nand存储系统10的用于第一ppo和第二ppo的命令信号。因此，第一ppc例程400
die_0
和第二ppc例程400
die_1
同时抵达第一检查点(操作步骤s410)。在电势v
ppm
被确定处于高电平(即第一电压电平)时，电势v
ppm
在操作步骤s415处在时间t1(第一时刻)上被驱动到低电平(即第二电压电平)。之后，管芯0和管芯1两者根据相应的第一ppc例程400
die_0
和第二ppc例程400
die_1
在操作步骤s420处等待相应的第一延迟时段t
dly_1_die 0
和t
dly_1_die 1
。
103.在图6的示例中，管芯0的第一延迟时段t
dly_1_die 0
短于管芯1的第一延迟时段t
dly_1_die 1
。照此，用于管芯0的第一ppc例程400
die_0
在用于管芯1的第二ppc例程400
die_1
之前完成操作步骤s420。当根据用于管芯0的第一ppc例程400
die_0
的操作步骤s425在第二检查点处确定电势v
ppm
中没有暂停信号(例如，正脉冲)时，接下来在操作步骤s430处在时间t2(即第二时刻)上生成暂停信号。
104.当管芯1在操作步骤s420处的第一延迟时段t
dly_1_die 1
期间正在等待的同时，根据第二ppc例程400
die_1
的操作步骤s425在电势v
ppm
中检测到暂停信号。在这一示例中，在第一延迟时段t
dly_1_die 1
能够在时间t3上完成(如图6中所述)之前，在检测到暂停信号之后，该暂停信号使用于管芯1的第二ppc例程400
die_1
在操作步骤s450处暂停。
105.在用于管芯1的第二ppc例程400
die_1
暂停的同时，用于管芯0的第一ppc例程400
die_0
继续进行至操作步骤s435，即，等待第二延迟时段t
ppm
。之后，管芯0在时间t4上在操作步骤s440处开始第一ppo。当管芯0在时间t5上完成了第一ppo时，根据用于管芯0的第一ppc例程400
die_0
的操作步骤s445生成恢复信号。在这一示例中，电势v
ppm
被驱动到高电平。
106.在根据用于管芯1的第二ppc例程400
die_1
的操作步骤s455检测到恢复信号时(例
如，通过电势v
ppm
的上升沿触发)，第二ppc例程400
die_1
恢复并且通过在时间t6上将电势v
ppm
驱动到低电平而进行至操作步骤s460。接下来，第二ppc例程400
die_1
直接进行至操作步骤s435，因为在同一ppm组203中只有两个存储管芯，并且管芯0已经完成了第一ppo。当在时间t7上等待第二延迟时段t
ppm
之后，管芯1在操作步骤s440处开始第二ppo。在管芯1完成了第二ppo时，根据第二ppc例程400
die_1
的操作步骤s445在时间t8上生成恢复信号。这里，电势v
ppm
被再次驱动到高电平。
107.图7示出了根据本公开的一些实施例的图4中所示的ppc例程400的又一种示例性实施方式。在图7中，在管芯0(即，第一nand存储管芯)根据用于管芯0的第一ppc例程400
die_0
的操作步骤s425已经完成了第二检查点之后，管芯1(即，第二nand存储管芯)接收到用于第二ppo的命令信号。
108.在这一示例中，用于管芯0的第一ppc例程400
die_0
在操作步骤s410处在时间t1(即第一时刻)上开始，并且确定电势v
ppm
被保持在高电平(即第一电压电平)。之后，根据操作步骤s415将电势v
ppm
驱动到低电平(即第二电压电平)。随后，管芯0在操作步骤s420处等待第一延迟时段t
dly_1_die 0
。由于根据操作步骤s425未在电势v
ppm
中检测到暂停信号(例如，正脉冲)，因而在操作步骤s430处在时间t3(即第二时刻)上生成暂停信号。在第二延迟时段t
ppm
(操作步骤s435)之后，管芯0在时间t4上开始第一ppo(操作步骤s440)。在时间t5上，管芯0完成第一ppo，并且生成恢复信号(操作步骤s445)。例如，电势v
ppm
可以被驱动到高电平。
109.在图7的示例中，当在时间t3之后管芯1接收到用于执行第二ppo的命令信号时，用于管芯1的第二ppc例程400
die_1
被启动，并且进行至操作步骤s410。由于在时间t3上已经根据用于管芯0的第一ppc例程400
die_0
将电势v
ppm
驱动到低电平，因而在操作步骤s450处管芯1暂停第二ppc例程400
die_1
。
110.在时间t5上，当根据操作步骤s455检测到恢复信号时，由于管芯1的第二ppc例程400
die_1
在时间t6上恢复(操作步骤s460)，其中，电势v
ppm
可以被驱动到低电平。这里，能够通过电势v
ppm
的上升沿在时间t5上触发用于管芯1的第二ppc例程400
die_1
的恢复。而且，电势v
ppm
的在时间t6上的下降沿是由于被驱动到低电平的电势v
ppm
驱动到而产生的。
111.之后，用于管芯1的第二ppc例程400
die_1
进行至操作步骤s420，其中，管芯1等待第一延迟时段t
dly_1_die 1
。之后，管芯1在操作步骤s425处检查电势v
ppm
中是否有暂停信号。在未检测到暂停信号时，于是在时间t7(即第四时刻)上生成暂停信号(即电势v
ppm
的正脉冲)。在等待了第二延迟时段t
ppm
(操作步骤s435)之后，管芯1在操作步骤s440处开始第二ppo。在时间t8上，管芯1完成第二ppo，并且根据第二ppc例程400
die_1
的操作步骤s445例如通过将电势v
ppm
驱动到高电平而生成恢复信号。照此，管芯0和管芯1顺次完成了第一ppo和第二ppo。
112.图8示出了根据本公开的一些实施例的用于脉冲的测量方案。作为示例，脉冲850具有脉冲宽度t
pulse
。脉冲宽度t
pulse
可以是预定值，例如，处于约0.1μs和10μs之间的范围内。脉冲850可以是参考图4-7和图9-10描述的电势v
ppm
的正脉冲。
113.为了确定脉冲850，可以执行两次测量，包括第一探测852和第二探测854。第一探测852和第二探测854可以以测量时段t
mea
隔开。测量时段t
mea
可以比脉冲850的脉冲宽度t
pulse
长。例如，测量时段t
mea
可以约为20μs。
114.例如，在适用第一探测852和第二探测854的情况下，当电势v
ppm
中有变化并且第一探测852和第二探测854两者检测到第二电压电平(即低电平)并返回值“0”时，可以确定脉
冲850。在ppc例程400(参见图4)中，在操作步骤s425处，如果当电势v
ppm
中有变化并且第一探测852和第二探测854两者检测到第二电压电平并返回值“0”时，检测到了电势v
ppm
的暂停信号(例如，正脉冲)，则ppc例程400在操作步骤s450处暂停。
115.另一方面，例如，如果在操作步骤410处，第一探测852和第二探测854两者检测到第一电压电平(即高电平)并且返回值“1”，则可以确定电势v
ppm
保持在高电平，并且用于存储管芯的ppc例程400可以继续进行至操作步骤s415和s420。如果第一探测852和第二探测854获得不同的结果，例如，“0”和“1”，则重复操作步骤410，直到第一探测852和第二探测854两者测量到高电势并且返回值“1”为止。
116.在第一探测852检测到低电平(返回“0”)并且第二探测854检测到高电平(返回“1”)时，表明检测到电势v
ppm
的上升沿(而非正脉冲)。
117.图9-10示出了图2b中的ppm系统200b中的ppc例程400的两种示例性实施方式，其中，每个ppm组203包括三个存储管芯(例如，“管芯0”、“管芯1”和“管芯2”)。管芯0又被称为第一nand存储管芯。管芯1又被称为第二nand存储管芯。管芯2又被称为第三nand存储管芯。
118.在图9中所示的示例中，在时间序列的开始时，同一ppm组203的三个存储管芯，即管芯0、管芯1和管芯2全都处于复位状态。管芯0在管芯1和管芯2之前接收用于执行第一ppo的命令信号。用于管芯0的第一ppc例程400
die_0
首先开始并且在时间t1(第一时刻)上进行至操作步骤s410。由于没有存储管芯正在执行ppo，因而电势v
ppm
保持在第一电压电平(例如，高电平)。如前文所讨论的，在电势v
ppm
保持在高电平时，下拉电流i
pull_dn
具有可忽略的或者约为第一电流i
up_1
的幅值。即，ppm组203中的所有存储管芯(例如，管芯0、管芯1和管芯2)以低电流电平i
l
执行操作。当在操作步骤s410处在时间t1上确定电势v
ppm
保持在第一电压电平之后，在操作步骤s415处根据用于管芯0的第一ppc例程400
die_0
将电势v
ppm
驱动到低于第一电压电平的第二电压电平(即低电平)。
119.在管芯1接收到它的用于执行第二ppo的命令信号时，管芯1在时间t2(第三时刻)上开始第二ppc例程400
die_1
的操作步骤s410。这里，时间t2比时间t1晚。由于电势v
ppm
已经被管芯0驱动到低电平，因而用于管芯1的第二ppc例程400
die_1
在操作步骤s450处暂停。类似地，在管芯2接收到它的用于执行第三ppo的命令信号时，根据第三ppc例程400
die_2
的操作步骤s410，电势v
ppm
被检测为保持在低电平，并且接下来用于管芯2的第三ppc例程400
die_2
也根据操作步骤s450暂停。
120.在将电势v
ppm
设置到低电平之后，管芯0等待第一延迟时段t
dly_1_die 0
(操作步骤s420)。由于在时间t3(即第二时刻)上在操作步骤s425处未检测到电势v
ppm
的暂停信号(例如，正脉冲)，因而根据用于管芯0的第一ppc例程400
die_0
的操作步骤s430生成暂停信号。在第二延迟时段t
ppm
(操作步骤s435)之后，管芯0可以在时间t4上开始第一ppo(操作步骤s440)。在时间t5上，管芯0完成了第一ppo，并且通过例如将电势v
ppm
驱动到高电平而生成恢复信号(操作步骤s445)。
121.在时间t2和时间t5之间，用于管芯1的第二ppc例程400
die_1
和用于管芯2的第三ppc例程400
die_2
在相应的操作步骤s450处暂停。当在时间t5上检测到恢复信号(操作步骤s455)时，用于管芯1的第二ppc例程400
die_1
和用于管芯2的第三ppc例程400
die_2
均可以被恢复。根据用于管芯1的第二ppc例程400
die_1
和用于管芯2的第三ppc例程400
die_2
中的相应操作步骤s460，电势v
ppm
在时间t6上被驱动到低电平。应当指出，在时间t5上根据用于管芯0的第一ppc
例程400
die_0
生成的上升沿和在时间t6上根据用于管芯1的第二ppc例程400
die_1
以及用于管芯2的第三ppc例程400
die_2
生成的下降沿之间的持续时间比在时间t3上根据用于管芯0的第一ppc例程400
die_0
生成的正脉冲(即暂停信号)的脉冲宽度长。通过将电势v
ppm
驱动到低电平，用于同一ppm组中的其他存储管芯的其他ppc例程400不能通过第一检查点(在操作步骤s410处)。照此，已经在操作步骤s450处暂停的存储管芯(例如，管芯1和管芯2)接下来能够在没有进一步延迟的情况下完成第二ppo和第三ppo。
122.接下来，用于管芯1的第二ppc例程400
die_1
和用于管芯2的第三ppc例程400
die_2
进行到相应的操作步骤s420，其中，管芯1等待第一延迟时段t
dly_1_die1
，并且管芯2等待第一延迟时段t
dly_1_die 2a
。在这一示例中，管芯1的第一延迟时段t
dly_1_die 1
短于管芯2的第一延迟时段t
dly_1_die 2a
。相应地，用于管芯1的第二ppc例程400
die_1
在用于管芯2的第三ppc例程400
die_2
之前抵达操作步骤s425。在确定电势v
ppm
中没有暂停信号时，根据用于管芯1的第二ppc例程400
die_1
的操作步骤s430在时间t7(第四时刻)上在电势v
ppm
中生成暂停信号(即正脉冲)。
123.在用于管芯2的第三ppc例程400
die_2
在操作步骤s420处等待第一延迟时段t
dly_1_die 2a
的同时，检测到电势v
ppm
中的暂停信号(操作步骤s425)。在这一示例中，在完成第一延迟时段t
dly_1_die 2a
之前，暂停信号使用于管芯2的第三ppc例程400
die_2
在操作步骤s450处暂停。
124.在用于管芯2的第三ppc例程400
die_2
暂停的同时，用于管芯1的第二ppc例程400
die_1
继续进行至操作步骤s435。在等待了第二延迟时段t
ppm
(操作步骤s435)之后，管芯1于是在操作步骤s440处开始第二ppo。在时间t8上，管芯1完成了第二ppo，并且根据第二ppc例程400
die_1
的操作步骤s445通过例如将电势v
ppm
驱动到高电平而生成恢复信号。到现在为止，管芯0和管芯1分别完成了第一ppo和第二ppo，并且用于管芯0的第一ppc例程400
die_0
和用于管芯1的第二ppc例程400
die_1
均被完成。
125.当根据操作步骤s455在时间t8上检测到恢复信号(例如，在电势v
ppm
的上升沿处)时，用于管芯2的第三ppc例程400
die_2
恢复。在操作步骤s460处，电势v
ppm
被驱动到低电平，以防止同一ppm组203中的其他存储管芯开始ppo或者ppc例程400。
126.之后，管芯2在操作步骤s420处等待第一延迟时段t
dly_1_die 2b
。在这一示例中，第一延迟时段t
dly_1_die 2b
不同于第一延迟时段t
dly_1_die 2a
，因为第一延迟时段t
dly_1_die 2b
和t
dly_1_die 2a
是随机生成的。在一些实施例中，第一延迟时段t
dly_1_die 2b
和t
dly_1_die 2a
对于管芯2而言可以是相同的，只要第一延迟时段是同一ppm组203中的每个存储管芯所特有的。在确定电势v
ppm
中没有暂停信号时，根据第三ppc例程400
die_2
的操作步骤s430在时间t9上生成暂停信号。在等待了第二延迟时段t
ppm
(操作步骤s435)之后，管芯2可以在操作步骤s440处开始第三ppo。在时间t
10
上，管芯2完成了第三ppo，并且通过例如将电势v
ppm
驱动到高电平而生成恢复信号(操作步骤s445)。
127.通过使用ppc例程400，多个存储管芯能够通过它们的ppm电路202协调它们的ppo。通过调节由同一ppm组203中的ppm电路202的ppm接触焊盘204共享的电势v
ppm
，能够对存储管芯的ppo去同步。
128.图10示出了根据本公开的一些实施例的ppc例程400的另一种示例性实施方式。在图10中，管芯0(第一nand存储管芯)、管芯1(第二nand存储管芯)和管芯2(第三nand存储管
芯)从nand存储系统10同时接收到用于第一ppo、第二ppo和第三ppo的命令信号。第一ppc例程400
die_0
、第二ppc例程400
die_1
和第三ppc例程400
die_2
同时抵达第一检查点(操作步骤s410)。在电势v
ppm
被确定为保持在第一电压电平(即高电平)时，电势v
ppm
由此在操作步骤s415处在时间t1(第一时刻)上被驱动到第二电压电平(即低电平)。管芯0、管芯1和管芯2之后在操作步骤s420处等待相应的第一延迟时段t
dly_1_die 0
、t
dly_1_die 1a
和t
dly_1_die 2a
。
129.在图10的示例中，用于管芯0的第一延迟时段t
dly_1_die 0
是最短的。照此，管芯0在管芯1和管芯2之前完成操作步骤s420。在根据用于管芯0的第一ppc例程400
die_0
的操作步骤s425在第二检查点上在时间t2(第二时刻)上确定电势v
ppm
中没有暂停信号(例如，正脉冲)时，根据操作步骤s430生成暂停信号。
130.在管芯1和管芯2正在执行操作步骤s420，即正在分别等待第一延迟时段t
dly_1_die 1a
和t
dly_1_die 2a
的同时，管芯1和管芯2两者检测到电势v
ppm
中的暂停信号(操作步骤s425)，其触发管芯1和管芯2两者以开始操作步骤s450，并且分别在完成第一延迟时段t
dly_1_die 1a
和t
dly_1_die 2a
之前暂停第二ppc例程400
die_1
和第三ppc例程400
die_2
。
131.在用于管芯1的第二ppc例程400
die_1
和用于管芯2的第三ppc例程400
die_2
被暂停的同时，用于管芯0的第一ppc例程400
die_0
继续进行至操作步骤s435，其中，管芯0等待第二延迟时段t
ppm
。之后，管芯0在时间t4上在操作步骤s440处开始第一ppo。当管芯0在时间t5上完成了第一ppo时，根据第一ppc例程400
die_0
的操作步骤s445，通过例如将电势v
ppm
驱动到高电平而生成恢复信号。
132.当管芯1和管芯2在操作步骤s455处检测到恢复信号(例如，电势v
ppm
的上升沿)时，用于管芯1的第二ppc例程400
die_1
和用于管芯2的第三ppc例程400
die_2
恢复，并且进行至操作步骤s460，其中，电势v
ppm
在时间t6上被驱动到低电平。接下来，管芯1和管芯2两者执行操作步骤s420，其中，管芯1等待第一延迟时段t
dly_1_die 1b
，并且管芯2等待第一延迟时段t
dly_1_die 2b
。在这一示例中，第一延迟时段是随机生成的，照此第一时段t
dly_1_die 1a
和t
dly_1_die 1b
对于管芯1是不同的，并且第一时段t
dly_1_die 2a
和t
dly_1_die 2b
对于管芯2是不同的。在一些实施例中，第一延迟时段t
dly_1_die 1a
和t
dly_1_die 1b
对于管芯1可以是相同的，并且第一时段t
dly_1_die 2a
和t
dly_1_die 2b
对于管芯2可以是相同的。在这一示例中，第一时段t
dly_1
可以由nand存储系统10预定，只要其对于每个存储管芯是特有的。
133.在图10的示例中，用于管芯1的第一延迟时段t
dly_1_die 1b
比用于管芯2的第一延迟时段t
dly_1_die 2b
短。相应地，管芯1在管芯2之前开始操作步骤s425(即第二检查点)。根据用于管芯1的第二ppc例程400
die_1
的操作步骤s425，在时间t7(第四时刻)上确定在电势v
ppm
中是否有暂停信号。在未检测到暂停信号时，于是生成电势v
ppm
的暂停信号(操作步骤s430)。接下来，由管芯1生成的暂停信号触发管芯2以停止操作步骤s420，并且在操作步骤s450处暂停第三ppc例程400
die_2
。
134.对于管芯1，在等待了第二延迟时段t
ppm
(操作步骤s435)之后，管芯1可以在时间t8上在操作步骤s440处开始第二ppo。在管芯1完成了第二ppo时，根据第二ppc例程400
die_1
的操作步骤s445，通过例如在时间t9上将电势v
ppm
驱动到高电平而生成恢复信号。
135.当在管芯2在操作步骤s450处暂停的同时检测到由管芯1生成的恢复信号时，用于管芯2的第三ppc例程400
die_2
恢复，并且进行至操作步骤s460，其中，电势v
ppm
被驱动到低电平。之后，管芯2执行操作步骤s420并且等待第一延迟时段t
dly_1_die 2c
。用于管芯2的第三ppc
例程400
die_2
继续进行至操作步骤s425(即，第二检查点)。如前文所讨论的，管芯2检查电势v
ppm
中的暂停信号，并且在未检测到暂停信号时在时间t
10
上生成暂停信号(操作步骤s430)。在等待了第二延迟时段t
ppm
(操作步骤s435)之后，管芯2在操作步骤s440处开始第三ppo。在管芯2完成了第三ppo时，根据操作步骤s445，通过例如在时间t
11
上将电势v
ppm
驱动到高电平而生成恢复信号。在这一时间上，所有的三个存储管芯，即管芯0、管芯1和管芯2已经逐一完成了ppo。
136.概括地说，本公开提供了用于多个nand存储管芯的峰值功率管理(ppm)的方法。多个nand存储管芯具有第一nand存储管芯和第二nand存储管芯，并且第一nand存储管芯和第二nand存储管芯中的每个包括具有保持在第一nand存储管芯和第二nand存储管芯之间共有的电势上的ppm接触焊盘的ppm电路。该方法包括下述步骤：在用于第一nand存储管芯的第一峰值功率检查(ppc)例程期间的第一时刻检测ppm接触焊盘的电势；如果检测到的电势在第一时刻处于第一电压电平，则将ppm接触焊盘的电势驱动到第二电压电平，其中，第二电压电平低于第一电压电平；使第一nand存储管芯等待第一延迟时段；在用于第一nand存储管芯的第一ppc例程期间的第二时刻确定在ppm接触焊盘的电势中是否有暂停信号，其中，第二时刻比第一时刻晚；如果在第二时刻未检测到暂停信号，则在ppm接触焊盘的电势中生成暂停信号以暂停用于第二nand存储管芯的第二ppc例程；使第一nand存储管芯执行第一峰值功率操作；以及在第一nand存储管芯完成第一峰值功率操作之后在ppm接触焊盘的电势中生成恢复信号，以恢复用于第二nand存储管芯的第二ppc例程。
137.本公开的另一方面提供了用于在存储芯片中的多个nand存储管芯之间管理峰值功率操作的峰值功率管理(ppm)电路。该ppm电路具有保持在设置在第一nand存储管芯上的ppm电路和设置在第二nand存储管芯上的ppm电路之间共有的电势上的ppm接触焊盘。该ppm电路被配置为：在用于第一nand存储管芯的第一峰值功率检查(ppc)例程期间的第一时刻检测ppm接触焊盘的电势；如果检测到的电势在第一时刻处于第一电压电平，则将ppm接触焊盘的电势驱动到第二电压电平，其中，第二电压电平低于第一电压电平；使第一nand存储管芯等待第一延迟时段；在用于第一nand存储管芯的第一ppc例程期间的第二时刻确定在ppm接触焊盘的电势中是否有暂停信号，其中，第二时刻比第一时刻晚；如果在第二时刻未检测到暂停信号，则在ppm接触焊盘的电势中生成暂停信号以暂停用于第二nand存储管芯的第二ppc例程；使第一nand存储管芯执行第一峰值功率操作；以及在第一nand存储管芯完成第一峰值功率操作之后在ppm接触焊盘的电势中生成恢复信号，以恢复用于第二nand存储管芯的第二ppc例程。
138.特定实施例的前述描述将因此完全揭示本公开的一般性质，以使得其他人在不脱离本公开的一般概念的情况下，可以通过应用本领域技术内的知识来容易地修改和/或适应于诸如特定实施例的各种应用，而无需过度实验。因此，基于本文提出的公开和指导，这样的改编和修改旨在落在所公开的实施例的等同物的含义和范围内。应当理解，本文中的措词或术语是出于描述而非限制性的目的，使得本说明书的术语或措辞将由技术人员鉴于公开和指导来解释。
139.上面已经借助于示出特定功能及其关系的实施方式的功能构建块描述了本公开的实施例。为了方便描述，本文已经任意定义了这些功能构建块的边界。只要适当地执行特定功能及其关系，就可以定义交替的边界。
140.发明内容部分和摘要部分可以阐述(一个或多个)发明人所设想的本公开的一个或多个但不是全部示例性实施例，并且因此，不旨在以任何方式限制本公开和所附权利要求。
141.本公开的广度和范围不应当由任何上述示例性实施例限制，而应当仅根据所附权利要求及其等同物来定义。