一种光加法器、芯片和计算设备的制作方法

1.本技术涉及但不限于光神经网络领域，尤其涉及一种光加法器、芯片和计算设备。


背景技术：

2.目前，光神经网络(optical neural network，onn)可以用于实现对光信号的运算，并且通常集成在芯片中。特别是，光神经网络能够实现加法器的功能，即对光信号进行加法运算。在此情况下，作为加法器，光神经网络可以在输入层处接收输入信号和进位输入信号，使用调制层对输入信号和该进位输入信号进行加法运算，并在输出层处输出输出信号和进位输出信号。
3.在芯片中的两个或更多的基于光神经网络的加法器级联时，由于前一级加法器输出的进位信号需要到达后一级加法器，需要将前一级加法器的输出层与后一级加法器的输入层对齐。如此，这些级联的加法器需要错层叠加。这将导致芯片中空间的浪费以及调制层数量的增加，并且部分加法器的输入信号或输出信号需要传播更长的距离。
4.有鉴于此，本技术的目的在于如何实现基于光神经网络的加法器的高效级联。


技术实现要素：

5.本技术提供一种光加法器、芯片和计算设备，以实现基于光神经网络的加法器的高效级联。
6.根据本技术的第一方面，提供一种光加法器。上述光加法器包括第一加法器和第二加法器。第一加法器被配置为对第一输入信号进行第一加法运算。第一加法器包括第一进位输出层。第一进位输出层被配置为输出第一进位信号。第一进位信号是由第一加法运算得到的。第二加法器被配置为对第一进位信号以及第二输入信号进行第二加法运算。第二加法器包括第二进位输入层。第二进位输入层被配置为接收第一进位信号。第一进位输出层与第二进位输入层在光场中的位置重合。
7.在一些可能的实施方式中，第一加法器还包括第一输入信号层和第一输出信号层。第一输入信号层被配置为接收第一输入信号。第一输出信号层被配置为输出第一本位和信号。第一本位和信号是由第一加法运算得到的。第二加法器还包括第二输入信号层和第二输出信号层。第二输入信号层被配置为接收第二输入信号。第二输出信号层被配置为输出第二本位和信号。第二本位和信号是由第二加法运算得到的。
8.在一些可能的实施方式中，第一输入信号层与第二输入信号层在光场中的位置对齐；第一输出信号层与第二输出信号层在光场中的位置对齐。
9.在一些可能的实施方式中，第一加法器和第二加法器均采用独立训练的光神经网络实现。
10.在一些可能的实施方式中，第一进位输出层与第二进位输入层设置于光神经网络中的调制层处。
11.在一些可能的实施方式中，第二加法器还包括第二进位输出层。第二进位输出层
被配置为输出第二进位信号。第二进位信号是由第二加法运算得到的。
12.在一些可能的实施方式中，光加法器还包括第三加法器。第三加法器被配置为对第二进位信号以及第三输入信号进行第三加法运算。第三加法器包括第三进位输入层。第三进位输入层被配置为接收第二进位信号。第二进位输出层与第三进位输入层在光场中的位置重合。
13.在一些可能的实施方式中，第三加法器还包括第三输入信号层和第三输出信号层。第三输入信号层被配置为接收第三输入信号。第三输出信号层被配置为输出第三本位和信号。第三本位和信号是由第三加法运算得到的。
14.在一些可能的实施方式中，第三加法器采用独立训练的光神经网络实现。
15.根据本技术的第二方面，提供一种芯片。上述芯片包括如上述第一方面及其任意实施方式所述的光加法器。
16.根据本技术的第三方面，提供一种计算设备。上述计算设备包括如第二方面所述的芯片。
17.本技术提供的技术方案可以包括以下有益效果：
18.在本技术中，在级联的两个或多个加法器中，前一级加法器中用于输出进位信号的进位输出层与后一级加法器中用于输入进位信号的进位输入层的位置重合，则不需要加法器之间错层叠加，避免了芯片中调制层数量的增加和空间的浪费。因此，本技术减少了实现芯片中光加法器所需的调制层数量和占用空间，并且有效控制了各加法器的输入信号和输出信号的传播距离。
19.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本技术。
附图说明
20.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本技术的实施例，并与说明书一起用于解释本技术的原理。
21.图1为相关技术中4个加法器的级联的逻辑结构示意图；
22.图2为相关技术中的一种光神经网络的结构示意图；
23.图3为相关技术中的一种基于光神经网络的加法器的结构示意图；
24.图4为相关技术中的一种由两个加法器构成的光加法器的结构示意图；
25.图5为本技术实施例中的一种基于光神经网络的加法器的结构示意图；
26.图6为本技术实施例中的一种光加法器的结构示意图；
27.图7为本技术实施例中的另一种光加法器的结构示意图；
28.图8为本技术实施例中的再一种光加法器的结构示意图。
具体实施方式
29.以下描述中，为了说明而不是为了限定，提出了诸如结构、器件和技术之类的具体细节，以便透彻理解本技术实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本技术的技术方案。在其它情况中省略对众所周知的结构、器件以及方法的详细说明，以免不必要的细节妨碍本技术实施例的描述。
30.加法器是计算设备中的基本逻辑运算单元，用于实现加法运算。加法器可以分为两类，即全加器和半加器。对于全加器，输入的信号包括加数、被加数和低位进位数，并且输出的信号包括和数(或称为本位和)和进位数。因此，全加器也称为带进位加法器。对于半加器，输入的信号包括加数和被加数，并且输出的信号包括和数和进位数。因此，半加器也称为无进位加法器。
31.对于单个加法器而言，输入的加数和被加数的位数、以及输出的和数的位数都是有限的。例如，单个加法器的输入位数可以是1、2、3、4，并且输出位数对应地可以是1、2、3、4。因此，为了实现更大数值之间的求和，可以将多个加法器进行级联以得到具有更多输入位数和输出位数的加法器。
32.图1为相关技术中4个加法器的级联的逻辑结构示意图。如图1所示，4个4位加法器add1、add2、add3、add4构成一个16位加法器。这4个加法器add1、add2、add3、add4均为全加器。加法器add1的进位输出端cout1连接到加法器add2的进位输入端cin2，加法器add2的进位输出端cout2连接到加法器add3的进位输入端cin3，并且加法器add3的进位输出端cout3连接到加法器add4的进位输入端cin4。如此，实现了4个加法器add1、add2、add3、add4之间进位数的传递，使得4个加法器add1、add2、add3、add4组成16位加法器。16位加法器的加数输入端a具有16位。具体地，加法器add1的加数输入端构成16位加法器的加数输入端的低4位，即a[3:0]；加法器add2的加数输入端构成16位加法器的加数输入端的次低4位，即a[7:4]；加法器add3的加数输入端构成16位加法器的加数输入端的次高4位，即a[11:8]；加法器add4的加数输入端构成16位加法器的加数输入端的高4位，即a[15:12]。16位加法器的被加数输入端b具有16位。具体地，加法器add1的被加数输入端构成16位加法器的被加数输入端的低4位，即b[3:0]；加法器add2的被加数输入端构成16位加法器的被加数输入端的次低4位，即b[7:4]；加法器add3的被加数输入端构成16位加法器的被加数输入端的次高4位，即b[11:8]；加法器add4的被加数输入端构成16位加法器的被加数输入端的高4位，即b[15:12]。加法器add1的进位输入端cin1构成16位加法器的进位数输入端，并且加法器add4的进位输出端cout4构成16位加法器的进位输出端。加法器add1、add2、add3、add4的和数输出端分别构成16位加法器的和数输出端的低4位、次低4位、次高4位和高4位，即分别为s[3:0]、s[7:4]、s[11:8]、s[15:12]。
[0033]
需要说明的是，图1所示的4个加法器的级联仅为示意性的。在实际应用中，级联的加法器的数量、每个加法器的加数输入端和被加数输入端的位数均可以根据实际需求设置，本技术对此不做限定。
[0034]
现有的加法器可以是由电路实现的。在电路中，级联的加法器的进位数是以电信号的形式经由电气布线传递的。因此，在满足电路的电气要求的情况下，用于传递进位数的电气布线可以任意布置，并且基本上不需要占用额外的空间。
[0035]
然而，以上加法器还可以是由光神经网络实现的。图2为相关技术中的一种光神经网络的结构示意图。如图2所示，光神经网络至少可以包括输入层lin、至少一个调制层lmod、以及输出层lout。
[0036]
输入层lin用于接收光，并使接收的光传播到至少一个调制层lmod。该光承载有数据。这里，该光可以是相干光，并且可以沿与输入层lin垂直的方向入射到输入层lin。至少一个调制层lmod用于实现基于上述数据的计算。具体地，每一级调制层lmod可以包括多个
调制块，每个调制块可以对照射到该调制块上的光进行相位调制。如此，在最后一级调制层lmod之后，完成计算。输出层lout用于将来自调制层lmod的光输出。
[0037]
需要说明的是，调制层lmod中的各调制块对光的相位调制可以不同，也可以相同；并且各调制块的进行相位调制的程度是可调节的。例如，一个调制块进行相位调制的范围可以是0度至360度(即0至2π)。以上对调制层lmod中的各调制块的相位调制的程度进行调节的过程可以被称为光神经网络的训练过程。
[0038]
由此可见，在图2所示的光神经网络中，光的传播方向是一定的，即沿输入层lin、调制层lmod和输出层lout的方向传播。若改变光的传播方向，则必然会对光造成额外的损耗。此外，由于调制层lmod是通过对光的进行相位调制以实现计算，则光的相位的任何变化都会影响计算的结果。因此，光的传播距离也需要进行控制，以避免对光的相位造成负面影响。需要说明的是，在光神经网络中，输入层也可以称为输入面(input plane)；调制层也可以称为衍射层；输出层也可以称为输出面(output plane)。
[0039]
需要说明的是，图2所示的光神经网络仅为示意性的。在实际应用中，光神经网络中调制层的数量、以及每个调制层中调制块的数量均可以根据实际需求设置，本技术对此不做限定。
[0040]
图3为相关技术中的一种基于光神经网络的加法器的结构示意图。在图3中，以该加法器为4位全加器为例。如图3所示，加法器包括输入层lin、3个调制层lmod、以及输出层lout。输入层lin包括进位输入层cin、以及输入信号层sin。输出层lout包括输出信号层sout、以及进位输出层cout。输入信号层sin能够接收4位的输入信号，输出信号层sout能够输出4位的输出信号。可以理解的，因为输出信号层sout输出的输出信号是输入信号层sin的输入信号的和数，所以该输出信号也可以被称为本位和信号。基于前述针对光神经网络的训练过程，可以实现对图3中基于光神经网络的加法器的训练。
[0041]
需要说明的是，图3所示的加法器仅为示意性的。在实际应用中，加法器中输入信号的位数、输出信号的位数、调制层的数量均可以根据实际需求设置，本技术对此不做限定。
[0042]
在将两个或多个已训练的加法器进行级联时，若将加法器的输入层和输出层分别对齐，则前一级加法器的进位输出层输出的光需要从输出层反向传播到位于输入层处的后一级加法器的进位输入层。然而，已训练的加法器无法在对光不造成损耗的情况下实现该反向传播。因此，在实现基于光神经网络的加法器的级联时，为了实现各级加法器之间进位数的传递，需要将各级加法器错层叠加。
[0043]
图4为相关技术中的一种由两个4位加法器构成的光加法器的结构示意图。如图4所示，加法器add1和加法器add2错层叠加。加法器add1的输出层lout1与加法器add2的输入层lin2对齐。以此方式，add1的进位输出层cout1与add2的进位输入层cin2在光场中的位置重合。
[0044]
然而，图4所示的光加法器存在以下问题：
[0045]
(1)基于光神经网络的加法器通常被集成在芯片中。图4中所示方框01和方框02部分是空闲空间。由于加法器add1和加法器add2并未占用的空闲空间很大，光加法器所在芯片内的空间被浪费，降低了集成度。
[0046]
(2)光加法器的输入信号需要在同一平面内入射，并且输出信号也需要在同一平
面内入射。由于以上方框01和方框02所示空闲空间的存在，加法器add1的输出光以及加法器add2的输入光都需要传播经过更长的距离，从而导致该输入光和输出光的相位发生变化。
[0047]
(3)由于加法器add1和加法器add2错层叠加，二者的调制层是彼此独立且不对齐的。所以，光加法器的调制层的数量大于加法器add1和加法器add2中的任一个的调制层的数量。
[0048]
需要说明的是，以上问题存在于由任意数量的基于光神经网络的加法器以错层叠加的形式级联形成的光加法器中，而非仅存在于如图4所示的光加法器中。
[0049]
为了解决上述问题，本技术实施例提供一种光加法器。光加法器包括第一加法器和第二加法器。第一加法器被配置为对第一输入信号进行第一加法运算。第一加法器包括第一进位输出层。第一进位输出层被配置为输出第一进位信号。第一进位信号是由第一加法运算得到的。第二加法器被配置为对第一进位信号以及第二输入信号进行第二加法运算。第二加法器包括第二进位输入层。第二进位输入层被配置为接收第一进位信号。第一进位输出层与第二进位输入层在光场中的位置重合。如此，加法器之间不需要错层叠加，避免了芯片中调制层数量的增加和空间的浪费。因此，减少了实现芯片中光加法器所需的调制层数量和占用空间，并且有效控制了各加法器的输入信号和输出信号的传播距离。
[0050]
为了说明本技术所述的技术方案，下面通过具体实施例来进行说明。
[0051]
本技术实施例提供了一种基于光神经网络的加法器。该加法器可以是全加器或半加器。
[0052]
在一些可能的实施方式中，该加法器可以是全加器。在此情况下，加法器可以包括输入信号层、进位输入层、多个调制层、输出信号层、以及进位输出层。进位输入层与输入信号层对齐或位于多个调制层之一处。进位输出层与输出信号层对齐或位于多个调制层之一处。进位输入层与信号输入层之间的距离小于进位输出层与信号输入层之间的距离。
[0053]
在一实施例中，进位输入层可以位于第一调制层处，并且进位输出层可以位于第二调制层处。第一调制层可以是位于第二调制层前一级或前数级的调制层。在一实施例中，进位输入层可以与输入信号层对齐，并且进位输出层可以位于第二调制层处。在一实施例中，进位输入层可以位于第一调制层处，并且进位输出层可以与信号输出层对齐。可以理解的，第一调制层可以是多个调制层中除最后一级调制层之外的任一调制层，并且第二调制层可以是多个调制层中除第一级调制层之外的任一调制层。
[0054]
在一些可能的实施方式中，该加法器可以是半加器。在此情况下，加法器可以包括输入信号层、多个调制层、输出信号层、以及进位输出层。进位输出层与输出信号层对齐或位于多个调制层之一处。可以理解的，进位输出层可以是多个调制层中除第一级调制层之外的任一调制层。
[0055]
在一些可能的实施方式中，该加法器可以包括输入信号层、进位输入层、多个调制层、以及输出信号层。进位输入层与输入信号层对齐或位于多个调制层之一处。可以理解的，进位输入层可以是多个调制层中除最后一级调制层之外的任一调制层。
[0056]
图5为本技术实施例中的一种基于光神经网络的加法器的结构示意图。如图5所示，加法器add，并且包括输入层lin、调制层lmod和输出层lout。输入信号层sin在输入层lin中。输出信号层sout在输出层lout中。
[0057]
进一步参照图5，调制层lmod包括4个调制层lmod，分别为第一调制层lmod1、第二调制层lmod2、第三调制层lmod3和第四调制层lmod4。进位输入层cin位于第二调制层lmod2处。进位输出层cout位于第三调制层lmod3处。
[0058]
需要说明的是，图5所示的加法器的结构仅为示意性的。在根据本技术实施例的基于光神经网络的加法器中，调制层的数量、进位输入层的位置、以及进位输出层的位置均可以根据实际需求设置，本技术对此不做限定。
[0059]
根据本技术实施例，进一步提供了一种光加法器。该光加法器由两个或更多个上述基于光神经网络的加法器构成。
[0060]
图6为本技术实施例中的一种光加法器的结构示意图。如图6所示，光加法器包括输入层lin，输出层lout，以及5个调制层lmod1、lmod2、lmod3、lmod4、lmod5。光加法器由加法器add1和加法器add2组成。加法器add1包括输入信号层sin1、进位输入层cin1、输出信号层sout1和进位输出层cout1。加法器add2包括输入信号层sin2、进位输入层cin2、输出信号层sout2和进位输出层cout2。调制层lmod1、lmod2、lmod3、lmod4、lmod5同时构成加法器add1和加法器add2的调制层。
[0061]
加法器add1的信号输入层sin1和加法器add2的信号输入层sin2均位于输入层lin处。加法器add2的信号输出层sout1和加法器add2的信号输出层sout2均位于输出层lout处。加法器add1的进位输入层cin1位于调制层lmod2处。加法器add1的进位输出层cout1和加法器add2的进位输入层cin2在光场中位置重合，均位于调制层lmod3处。加法器add2的进位输出层cout2位于调制层lmod4处。
[0062]
可以理解的，加法器add1的进位输出层cout1和加法器add2的进位输入层cin2具有大体上相同的空间布置、光场分布、相位关系。因此，加法器add1在进位输出层cout1处输出的进位信号即可作为加法器add2在进位输入层cout2处输入的进位信号。
[0063]
需要说明的是，图6中的加法器add1也可以称为第一加法器，加法器add2也可以称为第二加法器。
[0064]
图7为本技术实施例中的另一种光加法器的结构示意图。如图7所示，光加法器包括输入层lin，输出层lout，以及5个调制层lmod1、lmod2、lmod3、lmod4、lmod5。光加法器由加法器add1、加法器add2和加法器add3。调制层lmod1、lmod2、lmod3、lmod4、lmod5同时构成加法器add1、加法器add2和加法器add3的调制层。
[0065]
加法器add1是半加器。加法器add1包括输入信号层sin1、输出信号层sout1和进位输出层cout1。加法器add1的信号输入层sin1位于光加法器的输入层lin处。加法器add1的信号输出层sout1位于光加法器的输出层lout处。加法器add1的进位输出层cout1位于光加法器的调制层lmod3处。
[0066]
加法器add2是全加器。加法器add2包括输入信号层sin2、进位输入层cin2、输出信号层sout2和进位输出层cout2。加法器add2的信号输入层sin2位于光加法器的输入层lin处。加法器add2的信号输出层sout2位于光加法器的输出层lout处。加法器add2的进位输入层cin2位于光加法器的调制层lmod3处。加法器add2的进位输出层cout2位于光加法器的调制层lmod4处。
[0067]
加法器add3是全加器。加法器add3包括输入信号层sin3、进位输入层cin3、输出信号层sout3。加法器add3的信号输入层sin3位于光加法器的输入层lin处。加法器add3的信
号输出层sout3位于光加法器的输出层lout处。加法器add3的进位输入层cin3位于光加法器的调制层lmod4处。
[0068]
加法器add1的进位输出层cout1与加法器add2的进位输入层cin2在光场的位置重合。加法器add2的进位输出层cout2与加法器add3的进位输入层cin3在光场的位置重合。
[0069]
可以理解的，加法器add1的进位输出层cout1和加法器add2的进位输入层cin2具有大体上相同的空间布置、光场分布、相位关系，加法器add1在进位输出层cout1处输出的进位信号因此可作为加法器add2在进位输入层cin2处输入的进位信号。同样地，加法器add2的进位输出层cout2和加法器add3的进位输入层cin3具有大体上相同的空间布置、光场分布、相位关系，加法器add2在进位输出层cout2处输出的进位信号因此可作为加法器add3在进位输入层cin3处输入的进位信号。
[0070]
需要说明的是，图7中所示加法器add3具有进位输入层cin3，但是不具有进位输出层。但是，在一些可能的实施方式中，add3也可以具有进位输出层。
[0071]
需要说明的是，图7中的加法器add1也可以称为第一加法器，加法器add2和add3的级联也可以称为第二加法器。因此，加法器add2和add3的输入信号层cin2和cin3构成第二信号输入层，输出信号层cout2和加法器add3的输出信号层(未示出)构成第二信号输出层。加法器add2的进位输入层cin2构成第二进位输入层。加法器add3的进位输出层构成第二进位输出层。
[0072]
图8为本技术实施例中的再一种光加法器的结构示意图。如图8所示，光加法器包括输入层lin，输出层lout，以及m个调制层lmod1、lmod2、
……
、lmodm。光加法器由n+1个加法器组成，包括加法器add1、加法器add21、加法器add22、
……
、加法器add2n。m为正整数，n为大于2的正整数。m个调制层lmod1、lmod2、
……
、lmodm同时构成加法器add1、加法器add21、加法器add21、
……
、加法器add2n的调制层。
[0073]
加法器add1是半加器。加法器add1包括输入信号层sin1、输出信号层sout1和进位输出层cout1。加法器add1的信号输入层sin1位于光加法器的输入层lin处。加法器add的信号输出层sout1位于光加法器的输出层lout处。
[0074]
加法器add2k是全加器，其中，1≤k《n。加法器add2k包括输入信号层sin2k、进位输入层cin2k和输出信号层sout2k和进位输出层cout2k。加法器add2k的信号输入层sin2k位于光加法器的输入层lin处。加法器add2k的信号输出层sout2k位于光加法器的输出层lout处。
[0075]
加法器add2n是全加器。加法器add2n包括输入信号层sin2n、进位输入层cin2n和输出信号层sout2n。加法器add2n的信号输入层sin2n位于光加法器的输入层lin处。加法器add2n的信号输出层sout2n位于光加法器的输出层lout处。
[0076]
需要说明的是，图8中的加法器add1也可以称为第一加法器，加法器add21、add22、
……
、add2n的级联也可以称为第二加法器。因此，加法器add21、add22、
……
、add2n中的每一个可以称为子加法器。
[0077]
在加法器add21、add22、
……
、add2n中，加法器add2i(2≤i≤n)的进位输入层cin2i位于m个调制层lmod1、lmod2、
……
、lmodm中的特定调制层处，并且加法器add2i的进位输入层cin2i所在的调制层相对于前一级加法器add2(i-1)的进位输入层cin2(i-1)所在的调制层更靠后，并且这两个调制层相差一级或多级。此外，加法器add2i的进位输入层
cin2i与加法器add2(i-1)的进位输出层cout2(i-1)位置重合。可以理解的，加法器add21的进位输入层cin21与加法器add1的进位输出层cout1位置重合。因此，对于加法器add2i，进位输入层cin2i与输入层lin(即第二输入信号层sout2)之间的距离小于进位输出层cout2i与输入层lin之间的距离。
[0078]
可以理解的，加法器add1的进位输出层cout1和加法器add21的进位输入层cin21具有大体上相同的空间布置、光场分布、相位关系，加法器add1在进位输出层cout1处输出的进位信号因此可作为加法器add21在进位输入层cout21处输入的进位信号。同样地，加法器add2i的进位输入层cin2i和加法器add2(i-1)的进位输出层cout2(i-1)具有大体上相同的空间布置、光场分布、相位关系，加法器add2(i-1)在进位输出层cout2(i-1)处输出的进位信号可作为加法器add2i在进位输入层cin2i处输入的进位信号。
[0079]
可以理解的，在一些可能的实施方式中，加法器add2n还可以包括进位输出层(未示出)。
[0080]
需要说明的是，图8中的加法器add1也可以称为第一加法器，加法器add21、add22、
……
、add2n的级联也可以称为第二加法器。因此，加法器add21、add22、
……
、add2n的输入信号层cin21、cin22、
……
、cin2n构成第二信号输入层，输出信号层cout21、cout22、
……
、cout2n构成第二信号输出层。加法器add21的进位输入层cin21构成第二进位输入层，加法器add2n的进位输出层构成第二进位输出层。
[0081]
在图6、7和8中所示的光加法器的结构仅为示例性的。本技术实施例中的光加法器中，以下内容均可以根据实际需求进行设定：级联的加法器的数量、每个加法器的位数、加法器是全加器还是半加器、最后一级加法器是否具有进位输出层、调制层的数量、第一级加法器的进位输入层处于输入层还是调制层处、最后一级加法器的进位输出层处于调制层还是输出层处、每个加法器的进位输入层和进位输出层所在的调制层。
[0082]
基于相同的发明构思，本技术实施例还提供了一种芯片。上述芯片包括前述光加法器。
[0083]
基于相同的发明构思，本技术实施例还提供了一种计算设备。上述计算设备包括前述芯片。
[0084]
以上所述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。