集成电路装置的引脚上的可编程扩频信令的制作方法

1.本文公开的至少一些实施例大体来说涉及存储器系统，并且更具体来说，但不限于用于控制在存储器芯片的引脚处驱动的信号的频谱的技术。


背景技术：

2.存储器子系统可包括存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。大体来说，主机系统可利用存储器子系统以在存储器装置处存储数据并且从存储器装置检索数据。


技术实现要素：

3.在一方面，本公开涉及一种装置，其包含：集成电路封装；一组引脚，其被配置为将包封在所述集成电路封装内的第一电路连接到位于所述集成电路封装外部的第二电路；存储器单元，包封在所述集成电路封装内；驱动器，其能够通过从主机系统接收的第一设定进行编程，所述驱动器包封在所述集成电路封装内，并且被配置为根据所述第一设定产生扩展频谱信号，并且向所述一组引脚中的第一引脚传输代表从所述存储器单元检索的数据的所述扩展频谱信号；以及寄存器，其包封在所述集成电路封装内并且能够进行编程以至少部分基于从所述主机系统接收的信令来存储所述第一设定。
4.在另一方面，本发明涉及一种设备，其包含：传感器；印刷电路板，其具有多条迹线；第一集成电路芯片，其连接到所述迹线；以及第二集成电路芯片，其安装在所述印刷电路板上并且具有连接到所述迹线的多个引脚，所述第二集成电路芯片具有第一驱动器，所述第一驱动器能够进行编程以对驱动到所述多个引脚中的第一引脚上的频率扩展频谱信号进行调整，其中所述设备被配置为至少部分基于来自所述传感器的测量值对所述第一驱动器进行编程。
5.在又一方面，本发明涉及一种方法，其包含：在具有多个引脚的集成电路存储器芯片的寄存器中写入代表扩展频谱序列的参数；在所述集成电路存储器芯片中接收读取命令；响应于所述读取命令而从所述集成电路存储器芯片的一个或多个存储器单元检索数据；以及由连接到引脚的驱动器根据代表所述扩展频谱序列的所述参数驱动代表所述引脚上的所述数据的扩展频谱信号。
附图说明
6.实施例是借助于实例而非限制在附图的图中来说明，在附图中相似参考指示类似元件。
7.图1展示了根据一个实施例的具有可编程寄存器的集成电路存储器芯片，可编程寄存器被配置为对在芯片的引脚上驱动的信号的特性进行控制。
8.图2示出了根据一个实施例的集成电路芯片的引脚的扩展频谱信号驱动器的实施方式。
9.图3展示了根据一个实施例的具有可编程扩展频谱引脚驱动器的系统。
10.图4展示了根据一个实施例的对集成电路芯片的引脚处的信号频谱进行控制的方法。
11.图5示出了根据本公开一些实施例的具有存储器子系统的示例性计算系统。
12.图6示出了根据一个实施例配置的集成电路存储器装置。
13.图7是其中可操作本公开的实施例的示例性计算机系统的框图。
具体实施方式
14.本公开的至少一些方面涉及一种集成电路存储器芯片，其具有被驱动以提供具有可编程频谱的信号的引脚。
15.宽数据总线(例如，256位或更大)正变得普遍，因为行业正朝着每秒超过万亿次运算的计算性能发展。管理和降低这些大型总线辐射发射的一种典型方法是，设计印刷电路板(pcb)布局和/或部署金属屏蔽，以便将辐射峰值保持在可接受的水平。为了控制来自宽数据总线的电磁辐射或发射，可使用印刷电路板(pcb)的增加层。随着数据总线变得更宽，限制电磁辐射或发射的典型方法的成本增加。
16.本公开的至少一些方面通过控制驱动到用于集成电路存储器芯片内的电路和存储器芯片外部的电路之间的通信的引脚上的信号的频谱特性来解决上述和其他缺陷和/或挑战。为了限制特定频率下的峰值电磁辐射，从集成电路存储器芯片的引脚传输的信号可被配置为在更宽的频带中扩展其频率。即使信号的总能量保持不变，在给定的感兴趣频率上的能量也会减少，这与和主信号混合的扩展信号的数量直接相关。
17.例如，用于产生和/或驱动引脚上的输出信号以代表数据位的时钟信号可从基本固定的频率修改为基于扩展频谱的信号。在引脚上使用扩展频谱信号可非常有效地降低电磁干扰(emi)水平。
18.可选地，可使用人工智能引擎来学习和/或应用引脚信号的定制频谱序列，以优化整个系统的性能，减少能耗、电磁干扰(emi)和/或数据传输错误。例如，扩展频谱序列引擎可被配置成根据频谱序列的设定来产生扩展频谱引脚信号。人工智能引擎可在训练期间产生不同的频谱序列。可测量不同频谱序列的影响，例如用于引脚信号的能量消耗、系统中选定位置的电磁辐射、被连接以恢复通过扩展频谱序列传输的数据的接收器中的数据错误率等。成本函数可用于评估效果的性能水平，并在各种操作条件下识别优化的频谱序列，例如温度、传输的数据模式等。随后，人工智能引擎(例如，人工神经网络)的训练模型可针对系统的当前操作条件预测优化的光谱序列。
19.大体来说，设计一种在各种环境中工作良好的存储器芯片来与不同的主机装置和/或总线负载介接是一个挑战。传统的存储器装置使用具有固定驱动强度的输出缓冲器来在其引脚处产生输出信号。这种装置可向给定输出输送太大的驱动强度，或者传递不足的水平。当输入/输出缓冲器输送的驱动相对于必需的负载过大时，负载上产生的信号可能会过冲，进而导致过量的辐射和电磁干扰(emi)。在不具有降低驱动强度的能力的情况下，在系统级处的管理电磁干扰(emi)可能非常复杂和麻烦，进而导致驱动装置和接收装置之间的印刷电路板(pcb)路径的修改。在修改印刷电路板(pcb)的布局以解决一条违规传输线的工艺中，作为印刷电路板(pcb)的重新布线练习的附带结果，存在影响不同传输线/pcb迹
线的同等机会。当驱动信号功率不足时，对pcb布局进行类似的处理，其潜在后果与处理之前的过驱情况相同。
20.除了在引脚上使用扩展频谱信号之外，可使用可编程驱动器来定制通过引脚输送的信号的其他方面，例如引脚信号的强度、引脚信号相对于时钟信号的延迟、引脚信号的转换率等。因此，可对驱动器进行编程来驱动在特定应用/环境中产生最佳结果的引脚信号。
21.例如，可在存储器芯片中配置可编程驱动器，以基于用户编程的参数来驱动引脚上的信号。可选择可编程参数，以在其中安装有存储器芯片的特定系统中实现优化的结果，和/或基于用户定义的系统目标。
22.可选地，可对可编程驱动器连续地进行调整以适应存储器芯片和其中安装有存储器芯片的系统的操作条件。
23.例如，可使用人工智能(ai)引擎来基于测量的环境参数(例如，温度、输入/输出活动模式)来确定与期望的成本函数一致的优化驱动强度。成本函数可被配置为实施辐射电磁干扰(emi)和信号完整性之间的权衡，其中下行纠错码(ecc)用于抵消信令电平略微退化的影响。人工智能(ai)引擎可能可选地检查存储器芯片的一组输出引脚上的数据模式，并且使用机器学习来相应地对电流驱动强度进行调变。
24.可选地，不仅引脚的驱动器的驱动强度是可编程的，由驱动器在引脚上驱动的信号的其他方面或特性(例如延迟、转换率等)也是可编程的。
25.例如，信号延迟可用于管理电磁干扰(emi)。当给定装置的所有输出同时切换时，电磁干扰(emi)辐射最大。对不同的引脚应用不同的延迟可防止同时切换，并且降低最大峰值电磁干扰(emi)辐射的幅值。通过增加可编程延迟，逐个引脚地错开输出信号的时序，可显著降低辐射emi。
26.与可编程驱动强度一样，用户既可逐个引脚编程固定延迟，也可使用人工智能(ai)引擎根据所需的成本函数来确定优化延迟。
27.可选地，可编程输出延迟可用来抵消与大型总线在印刷电路板(pcb)上的布线相关的偏斜，同时努力实现该总线上的统一时序。为了实现无基于逐个引脚的可编程输出延迟的统一时序，可通过高精度匹配印刷电路板(pcb)布局上的有效迹线长度来实现统一时序。随着系统级时钟频率的不断提高以及相关总线的总线宽度的增加，高精度对准印刷电路板(pcb)迹线的挑战和成本也大幅增加。
28.可编程转换率也可用于解决电磁干扰(emi)问题。尽管具有高转换率的缓冲器可实现非常快的“时钟到输出”响应时间，但代价是极高的差分电压(电压随时间的改变)，此也会导致高水平的辐射。降低转换率可减少电磁干扰(emi)。
29.例如，可编程驱动电路可包含一系列抽头，这些抽头被配置为对应于给定的转换率。
30.与可编程驱动强度和可编程输出延迟的使用类似，人工智能(ai)引擎可用于控制转换率，所述转换率针对其中安装有存储器芯片的特定应用和/或系统进行优化。
31.引脚的可编程驱动器不仅可用于集成电路存储器芯片，还可用于具有深度学习加速器、系统芯片(soc)等的具有非常大的总线(256位宽)的集成电路芯片，此在管理emi和整体信号完整性时可能会很笨拙。
32.在集成电路封装内实施可编程引脚驱动器可大大简化与印刷电路板(pcb)上的系
统集成相关的成本。在许多情况下，没有这种解决方案的电磁干扰(emi)管理会导致增加昂贵的金属屏蔽，以便将辐射发射降低到与电磁干扰(emi)和/或电磁兼容性(emc)相关的标准和/或法规所允许的水平。
33.大体来说，可编程引脚驱动器可用于驱动集成电路芯片的引脚上的信号。在特定环境、特定系统、特定应用和/或特定活动时间段中，可对由驱动器在引脚上驱动的信号的特性进行调整，以实现最佳操作。
34.举例来说，可对驱动器强度进行编程，以降低能耗，而不损害主机系统准确解释来自引脚的信号的能力。
35.例如，引脚上信号的驱动强度可从多个固定抽头选择，以提高与特定主机系统的互操作性和/或兼容性。所述选择可通过用户对集成电路芯片中的寄存器进行编程来配置，或者通过使用基于预定成本函数的人工智能(ai)引擎的自动确定来配置。
36.例如，引脚上信号的驱动强度可通过集成电路芯片中配置的寄存器中的设定来调整。例如，集成电路芯片可具有编程模式，其中引脚上的信号以增量方式改变。当在引脚上施加期望的驱动强度时，主机系统可发送信号来接受驱动强度；并且作为响应，集成电路芯片将引脚的驱动强度的当前设定存储在集成电路芯片中的非易失性存储器中。或者，主机系统可发送命令来设定寄存器的内容。例如，寄存器可在预定的存储器地址处被访问；并且主机系统可使用对存储器地址进行标识的写入命令来写针对寄存器的设置定。
37.例如，寄存器可存储设定，以控制引脚上信令传输特性的其他方面，如延迟、转换率、信令传输等。
38.可选地，可配置单独的寄存器来控制各个引脚。
39.或者，引脚可由相应的寄存器组进行分组和控制。
40.在一些实施方式中，人工智能(ai)引擎被配置为基于传感器数据和/或操作条件参数来动态调整驱动器控制寄存器的设定，所述传感器数据和/或操作条件参数例如是系统中测量的电磁干扰(emi)、在通过引脚信号传输的数据中使用纠错码技术检测到的错误和/或误码率、系统级数据错误和/或数据纠正标志等。
41.图1展示了根据一个实施例的具有可编程寄存器103的集成电路存储器芯片101，可编程寄存器103被配置为对在芯片的引脚(例如，119)上驱动的信号的特性进行控制。
42.集成电路存储器芯片101包封在集成电路封装中。集成电路存储器芯片101具有形成在一或多个集成电路管芯上的一或多个存储器单元阵列(例如，109)。集成电路存储器芯片101中的电路通过引脚(例如，119)与集成电路存储器芯片101外部的电路相互作用。在一些实施方式中，引脚可为球栅阵列(bga)的形式。例如，集成电路存储器芯片101可为栅格阵列(bga)固态驱动器(ssd)。
43.集成电路存储器芯片101包括引脚驱动器105，引脚驱动器105被配置为驱动引脚119上提供的信号。控制器107指示引脚驱动器105提供代表存储在存储器单元阵列109中的数据的信号。
44.除了在引脚119上提供代表存储在存储器单元阵列109中的数据的信号之外，引脚驱动器105可由驱动器控制寄存器103控制，以调整引脚信号的方面。尽管引脚信号由存储在存储器单元阵列109中的数据确定，并因此代表存储器单元阵列109中存储的数据，但是引脚信号的可调整方面与信号到信号接收装置的通信相关，使得可在减少能量消耗和/或
减少电磁干扰(emi)的情况下恢复由信号代表的数据，而没有错误或没有不能通过纠错码(ecc)技术纠正的过多错误。
45.例如，可定制以减少电磁干扰(emi)的信号的方面可包括信号的频谱特性。
46.大体来说，扩展频谱是以下技术：有意在频域中的特定带宽中扩展信号频率，进而导致信号在频域中具有更宽的带宽。
47.在图1中，引脚驱动器105是可编程的，以驱动引脚119上的扩展频谱信号，从而根据驱动器控制寄存器103中识别的扩展频谱序列117来传输数据。由引脚驱动器105驱动的引脚信号的至少一些频谱特性是基于扩展频谱序列117。不同的数据可存储在寄存器103中，以识别不同的扩展频谱序列；并且由引脚驱动器105驱动到引脚119上的引脚信号具有由当前存储在驱动器控制寄存器103中的扩展频谱序列117识别和/或代表的频谱特性。
48.可选地，各个引脚(例如，119)可具有不同的寄存器，所述不同的寄存器被配置为指定它们各自的扩展频谱序列(例如，117)。每个引脚(例如，119)可具有唯一的和/或单独的扩展频谱序列(例如，117)。
49.或者，一组引脚(例如，119)可共享相同的扩展频谱序列(例如，117)。当所述组中的引脚(例如，119)正在发送相同的数据时，它们的信号是根据相同的扩展频谱序列(例如，117)产生的，并且因此具有基本相同的频谱特性。
50.可选地，集成电路存储器芯片101的引脚119可被配置为向另一个装置提供高速串行链路。扩展频谱信号可被驱动到引脚119上，以代表通过引脚119传输的数据。此种链路可向其主机提供高通信带宽。多个串行链路可用于多台主机的并行连接，或用于提高主机的带宽。例如，不同的扩展频谱特性可用来代表正在传输的不同数据；并且将数据编码到扩展频谱信号中可增加引脚119的通信带宽。
51.可选地，人工智能(ai)引擎可被配置成观察或监控在不同操作条件下使用不同扩展频谱序列随时间的影响，并预测最佳扩展频谱序列，以最小化当前操作条件下的电磁发射和/或数据传输中的错误率。
52.可选地，也可对引脚驱动器105进行编程以调整被驱动到引脚119上的信号的其他方面，例如信号强度、延迟和/或转换率。
53.例如，由引脚驱动器105在引脚119上驱动的信号的强度可由存储引脚119的定制强度指示的驱动器控制寄存器103中的一个来控制。强度的调整不会改变由引脚驱动器105代表的数据，但是可影响与引脚119上提供的信号相关联的电磁干扰(emi)、通过引脚119提供信号的能量消耗、以及连接到引脚119的接收装置错误解释信号的概率。
54.例如，驱动器控制寄存器103中的另一个可用于指定引脚119上的信号提供相对于参考信号(例如时钟信号)的延迟。
55.例如，驱动器控制寄存器103中的另一个可用于指定由引脚驱动器105驱动的信号的转换率。转换率决定了引脚驱动器105开始驱动引脚119上的信号和引脚119上的信号达到强度之间的时间段。
56.各个引脚(例如119)可具有单独的寄存器来控制它们的信号方面，例如扩展频谱序列117、强度、延迟、转换率等。可选地，集成电路存储器芯片101的引脚(例如，119)可被组织成组；并且一个组中的引脚可共享用于指定一个方面(例如，强度、延迟或转换率)的寄存器。
57.可选地，驱动器控制寄存器103可经由使用施加在集成电路存储器芯片101的地址引脚上的信号指定的地址来访问。因此，主机系统可通过经由写入命令将数据写入对应的地址来对驱动器控制寄存器103进行编程。
58.或者，定制命令可被配置成允许主机系统请求集成电路存储器芯片101设定驱动器控制寄存器103的内容。
59.可选地，集成电路存储器芯片101可被配置为在训练模式下进行操作，在训练模式下，引脚驱动器105由控制器107控制，以使用寄存器103的不同设置来驱动引脚上的信号。当期望当前设定时，主机系统可通过向集成电路存储器芯片101发送信号或命令来选择期望的设定。
60.可选地，人工智能(ai)引擎可被配置成基于通过引脚(例如，119)的通信的当前模式和具有集成电路存储器芯片101作为组件的系统的操作条件来预测扩展频谱序列117、强度、延迟和/或转换率的优化设定。
61.例如，人工智能(ai)引擎可被训练，例如通过人工神经网络，以建立预测模型。所述模型可预测优化的扩展频谱序列117、强度、延迟、转换率等，以最小化成本函数，所述成本函数被配置为减少与使用由引脚驱动器105驱动的信号的通信相关联的能量消耗、电磁干扰(emi)和错误率。
62.例如，在训练期间，代表不同数据模式的信号可由引脚驱动器(例如，105)使用强度、延迟、转换率等的不同设定来驱动。可测量由此产生的能耗和电磁干扰(emi)的减少；并且在接收装置处检测到的错误可通过纠错码(ecc)技术来检测。根据训练数据，可计算驱动器控制寄存器103的设定组合，以评估成本函数；并且可识别不同数据模式的优化组合。所识别的组合可用于训练预测模型，以根据要通过引脚驱动器(例如，105)驱动的信号传输的当前数据集来预测驱动器控制寄存器103的优化设定。
63.考虑到要通过引脚(例如，119)从存储器单元阵列109传输到主机系统的数据，训练的预测模型可被安装在集成电路存储器芯片101中，以产生用于驱动器控制寄存器103的设定。
64.图2示出了根据一个实施例的集成电路芯片的引脚的扩展频谱信号驱动器的实施方式。例如，图2所示技术可在图1所示集成电路存储器芯片101中实施。
65.在图2中，引脚驱动器被配置成产生引脚输出215(例如，在图1的集成电路存储器芯片101中的引脚119上)。引脚驱动器具有混频器203、触发器205和缓冲器207。将要通过引脚输出215传输的数字数据213提供到触发器205的输入。触发器205的触发由混频器203的输出225控制，混频器203对主信号221(例如时钟信号)和由扩展频谱序列117的设定控制的扩展频谱信号223进行混合。由于触发器205的触发是由利用扩展信号223修改的主信号221控制的，因此引脚输出215上的信号能量相对均匀地分布在较宽的频率范围上，而不是像主信号221那样集中在特定频率处并达到峰值。
66.在图2中，扩展频谱序列117由人工智能(ai)引擎201产生。例如，人工智能(ai)引擎201可具有人工神经网络，人工神经网络可被训练来预测优化的扩展频谱序列117，以基于对系统的当前操作条件进行识别的输入211来降低电磁发射水平。
67.在训练期间，人工智能(ai)引擎201可在各种操作条件下变更不同扩展频谱序列117的使用。可测量与不同扩展频谱序列117的使用相关联的最终电磁发射水平。在一些实
施方式中，人工智能(ai)引擎201分析引脚输出215，以确定扩展频谱序列117对引脚输出215上的信号特性的影响，并且因此确定引脚输出215的电磁发射的贡献。根据训练数据，可针对各种操作条件识别扩展频谱序列117的优化设定；并且可使用监督机器学习技术来训练人工智能(ai)引擎201的人工神经网络，以针对由输入211代表的给定操作条件，例如要通过集成电路存储器芯片101的一组引脚(例如，119)传输的数据模式，来预测用于扩展频谱序列117的优化设定。
68.图3展示了根据一个实施例的具有可编程扩展频谱引脚驱动器的系统。例如，图1的集成电路存储器芯片101可用在图3的系统中；并且图2的可编程引脚驱动器可用于集成电路存储器芯片101和/或处理器253的引脚。
69.在图3中，处理器253和集成电路存储器芯片101通过印刷电路板(pcb)迹线257连接。系统具有传感器255，用于测量代表系统操作条件的参数，这些参数与驱动到迹线257上的信号的特性的配置相关。
70.例如，传感器255可测量图3的系统中不同位置处的电磁干扰(emi)的水平。电磁干扰(emi)可为处理器253和集成电路存储器芯片101和/或其他组件之间的数据传输的结果。
71.例如，引脚驱动器105可由驱动器控制寄存器103控制，以定制在引脚119上驱动的扩展频谱信号。此外，驱动器控制寄存器103可指定由引脚驱动器105驱动到连接到引脚119的迹线257上的信号的强度、延迟、转换率和/或其他方面。
72.可选地，集成电路存储器芯片101具有深度学习加速器251，深度学习加速器251具有被配置为实行人工神经网络计算的矩阵运算的处理单元。在训练期间，控制器107可使用引脚驱动器105的不同设定来驱动引脚119上的信号。驱动器设定及其对传感器测量的影响的组合、以及经由引脚119上驱动的信号传输的数据中的错误，可用于识别优化系统的成本函数的设定，以减少能量消耗、电磁干扰(emi)、数据传输错误等。与它们的数据传输模式和工作条件参数相关联的所识别的设定可用于训练人工神经网络(例如，使用监督机器学习技术)来预测给定数据传输模式和工作条件参数的优化设定。随后，可根据经过训练的人工神经网络的预测来调整驱动器控制寄存器103的设定。此外，在使用利用人工神经网络选择的设定的过程中，可进一步收集错误率和传感器测量值，以进一步训练人工神经网络，从而在成本函数的优化中提高其预测精度。
73.集成电路存储器芯片可用于存储器子系统中。下文结合图5描述作为存储器子系统的存储装置和存储器模块的实例。大体来说，主机系统可利用包括一或多个组件的存储器子系统，例如存储数据的存储器装置。主机系统可提供数据以存储于存储器子系统处，并且可请求从存储器子系统检索数据。
74.图4展示了根据一个实施例的控制集成电路芯片的引脚处的信号频谱的方法。所述方法可由处理逻辑来实行，处理逻辑可包括硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件/固件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，所述方法至少部分由图5的控制器409、图6的存储器装置419中的处理逻辑和/或图5的主机系统401的处理装置403来实行。尽管以特定的顺序或次序示出，但是除非另有说明，工艺的次序可被修改。因此，应理解，所例示实施例仅为实例，并且所例示的工艺可不同次序实行，并且一些工艺可并行地实行。另外，在各个实施例中可省略一或多个工艺。因此，在每个实施例中并不需要所有工艺。其它过程流程也是可能
的。
75.例如，图4的方法可由图1或图3的集成电路存储器芯片101中的驱动器管理器来实行，其中驱动器使用图2的技术来实施。
76.在块301处，驱动器管理器在具有多个引脚(例如，119)的集成电路存储器芯片101的寄存器103中写入代表扩展频谱序列117的参数。
77.例如，集成电路存储器芯片101具有被配置为包封芯片的集成电路封装。所述多个引脚(例如，119)被配置为将包封在集成电路封装内的第一电路连接到位于集成电路封装外部的第二电路。例如，第二电路可包括将引脚(例如，119)连接到处理器253的印刷电路板迹线；并且第一电路可包括存储器单元阵列109、引脚驱动器(例如，105)、控制器107、寄存器103和/或深度学习加速器251。集成电路存储器芯片101具有存储器单元阵列109。
78.在块303处，集成电路存储器芯片101接收读取命令。
79.例如，集成电路存储器芯片101可具有形成在一或多个集成电路管芯上的一或多个存储器单元阵列109。阵列109中的存储器单元可被编程为具有代表存储在存储器单元中的数据的状态。响应于读取命令，集成电路存储器芯片101可确定由读取命令寻址的存储器单元的状态，以检索/恢复由存储器单元的状态代表的数据。
80.在块305处，响应于读取命令，集成电路存储器芯片101从集成电路存储器芯片101的一或多个存储器单元检索数据。
81.在块307处，连接到集成电路存储器芯片101的引脚119的引脚驱动器105根据代表扩展频谱序列117的参数来驱动引脚119上的代表数据的扩展频谱信号。
82.例如，驱动器控制寄存器103可包括第一寄存器，第一寄存器可编程为存储对扩展频谱序列117进行标识的第一参数，以产生由引脚驱动器105驱动到第一引脚119上的扩展频谱信号。
83.在一些实施方式中，由引脚驱动器105根据扩展频谱序列117驱动的扩展频谱信号代表预定位值(例如，1)的数据，所述数据独立于对扩展频谱序列117进行标识的第一参数。改变扩展频谱序列117不会改变扩展频谱信号所代表的位值。然而，改变扩展频谱序列117可改变与通过第一引脚119传输位值相关联的电磁发射。
84.在其他实施方式中，扩展频谱信号还被配置为对要通过第一引脚119传输的数据进行编码。因此，第一引脚119可用于提供串行通信链路，以通过扩展频谱信号传送数据，这不仅改变了第一引脚119的电磁发射分布，而且提高了第一引脚119上的通信带宽。例如，第一引脚119可经由一些印刷电路板迹线257连接到另一集成电路芯片，作为第一高速串行通信链路；并且第二引脚可经由一些印刷电路板迹线257连接到另一集成电路芯片，作为第二高速串行通信链路。
85.引脚驱动器105可包括混频器203，混频器203被连接以接收主信号221(例如，时钟信号)和由扩展频谱序列117控制的扩展频谱信号223，用于在引脚输出215上产生扩展频谱信号。例如，引脚驱动器105的触发器205可具有第一输入和第二输入，所述第一输入被连接以接收要通过第一引脚119经由扩展频谱信号传输的数据213，所述第二输入被连接以接收混频器203的输出225。引脚驱动器105的缓冲器207根据触发器205的输出驱动引脚输出215。
86.可选地，驱动器控制寄存器103可包括可编程以存储第二参数的第二寄存器；并且
其中由引脚驱动器105驱动的扩展频谱信号的强度、延迟和/或转换率由第二参数控制。
87.可选地，不同的引脚(例如，119)由引脚驱动器(例如，105)驱动，引脚驱动器由单独的驱动器控制寄存器103控制。或者，一组引脚(例如，119)可由共享寄存器103和/或扩展频谱序列117的一组引脚驱动器(105)驱动。
88.可发送命令(例如，从处理器253)来设定驱动器控制寄存器103中的内容(例如，减少某一频率的电磁发射)和/或减少使用扩展频谱信号传输数据时的错误率。
89.可选地，集成电路存储器芯片101具有人工智能(ai)引擎，人工智能引擎可预测驱动器控制寄存器103(例如，扩展频谱序列117)的设定，所述设定针对其中安装有集成电路存储器芯片101的系统或装置的当前操作条件来优化成本函数。
90.例如，系统或设备可包括传感器255，传感器255产生指示当前操作条件的传感器测量值。此外，可分析要通过引脚(例如，119)传输的数据，以识别用于通过印刷电路板迹线257传输数据的当前操作条件的特征/模式。可对人工智能(ai)引擎201的人工神经网络进行训练来预测扩展频谱序列117，扩展频谱序列117对由来自传感器的传感器测量和要传输的数据模式识别的当前操作条件的成本函数进行优化。成本函数可被配置为减少能量消耗、电磁干扰和经由引脚驱动器105驱动的信号传输的数据中的错误。例如，传感器255可用于测量由用于在不同操作条件下驱动引脚119上的信号的不同扩展频谱序列(例如，117)产生的电磁发射水平；并且可基于测量的电磁辐射水平针对人工智能(ai)引擎201产生预测模块。
91.图5示出了根据本公开一些实施例的包括存储器子系统407的示例性计算系统400。存储器子系统407可包括媒体，例如一或多个易失性存储器装置(例如，存储器装置417)、一或多个非易失性存储器装置(例如，存储器装置419)或其组合。
92.存储器子系统407可为存储装置、存储器模块或者存储装置和存储器模块的混合。存储装置的实例包括固态驱动器(ssd)、快闪驱动器、通用串行总线(usb)快闪驱动器、嵌入式多媒体控制器(emmc)驱动器、通用快闪存储(ufs)驱动器、安全数字(sd)卡和硬盘驱动器(hdd)。存储器模块的实例包括双列直插式存储器模块(dimm)、小外形dimm(so-dimm)、及各种类型的非易失性双列直插式存储器模块(nvdimm)。
93.计算系统400可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、载具(例如，飞机、无人驾驶飞机、火车、汽车或其他运输工具)、物联网(iot)使能装置、嵌入式计算机(例如，包括在载具、工业设备或联网商业装置中的计算机)、或者包括存储器和处理装置的这种计算装置。
94.计算系统400可包括耦合到一或多个存储器子系统407的主机系统401。图5示出了耦合到一个存储器子系统407的主机系统401的一个实例。如本文所使用，“耦合到”或“与
……
耦合”大体来说指组件之间的连接，其可为间接通信连接或直接通信连接(例如，不具有中间组件)，无论是有线的还是无线的，包括例如电、光、磁等连接。
95.主机系统401可包括处理器芯片组(例如，处理装置403)和由处理器芯片组执行的软件堆叠。处理器芯片组可包括一或多个核心、一或多个高速缓存、存储器控制器(例如，控制器405)(例如，nvdimm控制器)、以及存储协议控制器(例如，pcie控制器、sata控制器)。主机系统401使用存储器子系统407，例如，向存储器子系统407写入数据和从存储器子系统407读取数据。
96.主机系统401可经由物理主机接口耦合到存储器子系统407。物理主机接口的实例包括但不限于串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总线(usb)接口、光纤通道、串行附接scsi(sas)接口、双倍数据速率(ddr)存储器总线接口、小型计算机系统接口(scsi)、双列直插式存储器模块(dimm)接口(例如，支持双倍数据速率(ddr)的dimm套接接口)、开放nand快闪接口(onfi)、双倍数据速率(ddr)接口、低功率双倍数据速率(lpddr)接口或任何其它接口。物理主机接口可用于在主机系统401和存储器子系统407之间传输数据。当存储器子系统407通过pcie接口与主机系统401耦合时，主机系统401可进一步利用nvm快速(nvme)接口来访问组件(例如，存储器装置419)。物理主机接口可提供用于在存储器子系统407和主机系统401之间传递控制、地址、数据和其他信号的接口。图5示出存储器子系统407作为实例。大体来说，主机系统401可经由同一通信连接、多个单独的通信连接和/或通信连接的组合来访问多个存储器子系统。
97.主机系统401的处理装置403可为例如微处理器、中央处理单元(cpu)、处理器的处理核心、执行单元、系统芯片(soc)等。在一些情况下，控制器405可被称为存储器控制器、存储器管理单元和/或启动器。在一个实例中，控制器405对耦合在主机系统401和存储器子系统407之间的总线上的通信进行控制。大体来说，控制器405可向存储器子系统407发送命令或请求，用于对存储器装置419、417的期望访问。控制器405还可包括与存储器子系统407通信的接口电路系统。接口电路系统可将从存储器子系统407接收的响应转换成用于主机系统401的信息。
98.主机系统401的控制器405可与存储器子系统407的控制器409通信，以实行例如在存储器装置419、417处读取数据、写入数据或擦除数据的操作以及其他这样的操作。在一些情况下，控制器405集成在处理装置403的同一封装内。在其他情况下，控制器405与处理装置403的封装分离。控制器405和/或处理装置403可包括硬件，例如一或多个集成电路(ic)和/或分立元件、缓冲存储器、高速缓冲存储器或其组合。控制器405和/或处理装置403可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)、或者另一种合适的处理器。
99.存储器装置419、417可包括不同类型的非易失性存储器组件和/或易失性存储器组件的任何组合。易失性存储器装置(例如，存储器装置417)可为但不限于随机存取存储器(ram)，例如动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)。
100.非易失性存储器组件的一些实例包括负与(或、非与)(nand)型闪存和原地写入存储器，例如三维交叉点(“3d交叉点”)存储器。非易失性存储器的交叉点阵列可结合可堆叠交叉网格数据存取阵列、基于体电阻的变化来实行位存储。另外，与许多基于闪存的存储器相比，交叉点非易失性存储器可实行就地写入操作，其中非易失性存储器单元可被编程，而非易失性存储器单元之前未被擦除。nand型闪存包括例如二维nand(2dnand)和三维nand(3d nand)。
101.存储器装置419中的每一个可包括一或多个存储器单元阵列。一种类型的存储器单元，例如，单级单元(slc)可每个胞元存储一个位。其它类型的存储器单元(例如多电平胞元(mlc)、三电平胞元(tlc)、四电平胞元(qlc)和五电平胞元(plc))可每个胞元存储多个位。在一些实施例中，存储器装置419中的每一个可包括一或多个存储器单元阵列，例如slc、mlc、tlc、qlc、plc或它们的任意组合。在一些实施例中，特定存储器装置可包括存储器
单元的slc部分、mlc部分、tlc部分、qlc部分和/或plc部分。存储器装置419的存储器单元可被分组为页，所述页可指代用于存储数据的存储器装置的逻辑单位。对于某些类型的存储器(例如nand)，可将页分组以形成块。
102.尽管描述了例如3d交叉点型和nand型存储器(例如，2d nand、3d nand)等非易失性存储器装置，但是存储器装置419可基于任何其他类型的非易失性存储器，例如只读存储器(rom)、相变存储器(pcm)、自选择存储器、其他基于硫族化物的存储器、铁电晶体管随机存取存储器(fetram)、铁电随机存取存储器(feram)、磁随机存取存储器(mram)、自旋转移矩(stt)-mram、导电桥接ram(cbram)、电阻随机存取存储器(rram)、氧化物系rram(oxram)、负-或(nor)闪存和电可擦除可编程只读存储器(eeprom)。
103.存储器子系统控制器409(或为简单起见被称为控制器409)可与存储器装置419通信，以实行例如在存储器装置419处读取数据、写入数据或擦除数据的操作以及其他这样的操作(例如，响应于控制器405在命令总线上调度的命令)。控制器409可包括硬件，例如一或多个集成电路(ic)和/或分立组件、缓冲存储器或其组合。硬件可包括具有专用(例如，硬编码)逻辑的数字电路系统，以实行本文中描述的操作。控制器409可为微控制器、专用逻辑电路(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)、或者另一种合适的处理器。
104.控制器409可包括配置成执行存储在本地存储器411中的指令的处理装置415(例如，处理器)。在所示实例中，控制器409的本地存储器411包括嵌入式存储器，嵌入式存储器被配置为存储用于实行控制存储器子系统407的操作的各种工艺、操作、逻辑流程和例程(包括处理存储器子系统407和主机系统401之间的通信)的指令。
105.在一些实施例中，本地存储器411可包括存储存储器指针、获取的数据等的存储器寄存器。本地存储器411还可包括用于存储微码的只读存储器(rom)。尽管图5中的示例性存储器子系统407已被示出为包括控制器409，但是在本公开的另一实施例中，存储器子系统407不包括控制器409，而是可依赖于外部控制(例如，由外部主机提供，或者由与存储器子系统分开的处理器或控制器提供)。
106.大体来说，控制器409可从主机系统401接收命令或操作，并且可将命令或操作转换成指令或适当的命令，以实现对存储器装置419的期望访问。控制器409可负责其他操作，例如损耗均衡操作、垃圾收集操作、错误检测和纠错码(ecc)操作、加密操作、缓存操作以及与存储器装置419相关联的逻辑地址(例如，逻辑块地址(lba)、名称空间)和物理地址(例如，物理块地址)之间的地址转换。控制器409还可包括主机接口电路系统，以通过物理主机接口与主机系统401通信。主机接口电路系统可将从主机系统接收的命令转换成访问存储器装置419的命令指令，以及将与存储器装置419相关联的响应转换成主机系统401的信息。
107.存储器子系统407还可包括未示出的附加电路系统或组件。在一些实施例中，存储器子系统407可包括高速缓存或缓冲器(例如，dram)和地址电路系统(例如，行解码器和列解码器)，地址电路系统可从控制器409接收地址并对地址进行解码以访问存储器装置419。
108.在一些实施例中，存储器装置419包括本地媒体控制器421，本地媒体控制器421与存储器子系统控制器409结合操作，以在存储器装置419的一或多个存储器单元上执行操作。外部控制器(例如，存储器子系统控制器409)可从外部管理存储器装置419(例如，在存储器装置419上实行媒体管理操作)。在一些实施例中，存储器装置419是受管理的存储器装置，其是与本地控制器(例如，本地媒体控制器421)相结合的原始存储器装置，用于同一存
储器装置封装内的媒体管理。被管理的存储器装置的实例是被管理的nand(mnand)装置。
109.控制器409和/或存储器装置419可包括驱动器管理器413，驱动器管理器413被配置为对集成电路芯片的引脚处的信号频谱进行控制。在一些实施例中，存储器子系统407中的控制器409和/或存储器装置419中的控制器421可包括驱动器管理器413的至少一部分。在其他实施例中，或者结合起来，主机系统401中的控制器405和/或处理装置403包括驱动器管理器413的至少一部分。例如，控制器409、控制器405和/或处理装置403可包括实施驱动器管理器413的逻辑电路系统。例如，主机系统401的控制器409或处理装置403(例如，处理器)可被配置为执行存储在存储器中的指令，用于实行文本文中描述的驱动器管理器413的操作。在一些实施例中，驱动器管理器413在设置于存储器子系统407中的集成电路芯片中实施。在其他实施例中，驱动器管理器413可为存储器子系统407的固件、主机系统401的操作系统、装置驱动器或应用或其任意组合的一部分。
110.例如，在控制器409和/或控制器421中实施的驱动器管理器413可经由指令和/或逻辑电路来配置，以控制集成电路芯片的引脚处的信号频谱。
111.图6示出了根据一个实施例配置的集成电路存储器装置。例如，图5的存储器子系统407中的存储器装置419可使用图6的集成电路存储器装置419来实施。
112.集成电路存储器装置419可包封在单个集成电路封装中。集成电路存储器装置419包括可在一或多个集成电路管芯中形成的多组存储器单元431、
……
433。组431(或组433)中的典型存储器单元可被编程为存储一或多个数据位。
113.集成电路存储器装置419中的一些存储器单元可被配置成一起操作以供特定类型的操作。例如，集成电路管芯上的存储器单元可被组织成平面、块和页。一个平面包含多个块；一个块包含多个页；并且一页可具有多个存储器单元串。例如，集成电路管芯可为能够独立执行命令或报告状态的最小单元；可在集成电路管芯中的多个平面上并行执行相同的并发操作；块可为实行擦除操作的最小单位；并且页可为实行数据编程操作(将数据写入存储器单元)的最小单位。每个串的存储器单元连接到公共位线；并且在块或页中的串中的相同位置处的存储器单元的控制栅极连接到公共字线。控制信号可施加到字线和位线以对各个存储器单元进行寻址。
114.集成电路存储器装置419具有通信接口447，以从存储器子系统407的控制器409接收具有地址437的命令，从由存储器地址437标识的存储器单元检索存储器数据445，并且至少提供存储器数据445作为对命令的响应的一部分。可选地，存储器装置419可对存储器数据445进行解码(例如，使用纠错码(ecc)技术)并提供解码的数据作为对命令的响应的一部分。集成电路存储器装置419的地址解码器435将地址437转换成控制信号，以选择集成电路存储器装置419中的一组存储器单元；并且集成电路存储器装置419的读取/写入电路441实行操作以确定存储在地址437处的存储器单元中的存储器数据445。
115.集成电路存储器装置419具有一组锁存器443或缓冲器，以在读取/写入电路441正对存储器单元组(例如，431或433)的阈值电压进行编程以存储数据，或评估存储器单元组(例如，431或433)的阈值电压以检索数据时，临时保存存储器数据445。
116.图7示出了计算机系统460的示例性机器，在机器中可执行一组指令，用于使所述机器实行本文中讨论的任何一或多种方法。在一些实施例中，计算机系统460可对应于包括、耦合到或利用存储器子系统(例如，图5的存储器子系统407)的主机系统(例如，图5的主
机系统401)，或者可用于实行驱动器管理器413的操作(例如，执行指令以实行对应于参考图1至图6描述的驱动器管理器413的操作)。在替代性实施例中，机器可连接(例如网络连接)到lan、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。
117.机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络设施、服务器、网络路由器、交换机或网桥、或者能够执行指定机器要采取的动作的一组指令(顺序或其他)的任何机器。另外，尽管例示出单个机器，但还应认为术语“机器”包括机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。
118.示例性计算机系统460包括处理装置467、主存储器465(例如，只读存储器(rom)、闪存、例如同步dram(sdram)或兰巴斯dram(rdram)等动态随机存取存储器(dram)、静态随机存取存储器(sram)等)、以及数据存储系统473，它们通过总线471(可包括多条总线)相互通信。
119.处理装置467可为一或多个通用处理装置，例如微处理器、中央处理单元等。具体地说，处理装置467可为复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器、或实施其它指令集的处理器、或实施指令集的组合的处理器。处理装置467也可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置467被配置为执行指令469，用于实行本文中讨论的操作和步骤。计算机系统460还可包括网络接口装置463，以通过网络461进行通信。
120.数据存储系统473可包括机器可读媒体475(也称为计算机可读媒体)，机器可读媒体475上存储有一组或多组指令469或实施本文中所述的任何一或多种方法或功能的软件。在计算机系统460执行指令469期间，指令469也可完全或至少部分地驻留在主存储器465和/或处理装置467内，主存储器465和处理装置467也构成机器可读存储媒体。机器可读媒体475、数据存储系统473和/或主存储器465可对应于图5的存储器子系统407。
121.在一个实施例中，指令469包括实施对应于驱动器管理器413(例如，参考图1至图6描述的驱动器管理器413)的功能的指令。尽管在示例性实施例中机器可读媒体475示出为单个媒体，但术语“机器可读存储媒体”应被认为包括存储所述一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包括能够存储或编码供机器执行的指令集合并且致使机器实行本公开的方法中的任何一或多种的任何媒体。因此，术语“机器可读存储媒体”应包括但不限于固态存储器、光学媒体和磁性媒体。
122.已在针对计算机存储器内的数据位的操作的算法和符号代表方面呈现了先前详细描述的一些部分。这些算法描述和代表是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中，并且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。
123.然而，应牢记，所有这些和类似术语将与适当物理量相关联，并且仅仅为应用于这
些量的便利标记。本公开可指操控和变换计算机系统的寄存器和存储器内的代表为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地代表为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
124.本公开还涉及用于实行本文中的操作的设备。此设备可出于所需目的而专门构造，或其可包括通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这种计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的磁盘，包括软盘、光盘、cd-rom和磁-光盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡、或者适于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
125.本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或可证明构造用以实行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。
126.本公开可作为计算机程序产品或软件来提供，其可包括上面存储有指令的机器可读媒体，这些指令可用于对计算机系统(或其他电子装置)进行编程以实行根据本公开的工艺。机器可读媒体包括用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包括机器(例如，计算机)可读存储媒体，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、闪存组件等。
127.在本说明书中，各种功能和操作被描述为由计算机指令实行或由其引起以简化说明。然而，所属领域的技术人员将认识到，此类表达的意图是功能由一或多个控制器或处理器(例如，微处理器)执行计算机指令而产生。或者或组合地，所述功能和操作可使用具有或不具有软件指令的专用电路来实施，例如使用专用集成电路(asic)或现场可编程门阵列(fpga)来实施。可使用没有软件指令的硬连线电路或者结合软件指令来实施实施例。因此，技术既不限于硬件电路系统系统和软件的任何具体组合，也不限于由数据处理系统执行的指令的任何特定来源。
128.在前述说明书中，本公开的实施例已经参照其特定示例性实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书及图式。