一种量子比特芯片封装结构的制作方法

1.本发明涉及量子芯片技术领域，尤其涉及一种量子比特芯片封装结构。


背景技术：

[0002]“量子比特”是量子计算中普遍使用的术语，可指代信息存储元件，该信息存储元件用于存储一个量子比特的信息。超导量子比特可以利用微纳加工技术制作到芯片上，得到量子比特芯片。
[0003]
量子比特芯片具有可集成、可扩展等优越性能。为进一步提升量子计算机的算力，量子比特数量不断的拓展，量子比特芯片和封装尺寸不断增加，大尺寸的量子比特芯片和封装产生的谐振模式将影响量子比特的性能，高集成度高算力的量子比特芯片研发是目前首要任务，现有技术提供的量子比特芯片仍存在集成度较低以及算力较小的问题。


技术实现要素：

[0004]
本发明提供一种量子比特芯片封装结构，以实现量子比特芯片的更高集成度，更多量子比特的连接数，提升量子比特芯片的算力。
[0005]
根据本发明的一方面，提供了一种量子比特芯片封装结构，包括：上层读取控制芯片、下层读取控制芯片和中间量子比特芯片；所述中间量子比特芯片的上表面设置有第一金属层，所述中间量子比特芯片的下表面设置有第二金属层；所述上层读取控制芯片的一侧表面设置有第三金属层，所述下层读取控制芯片的一侧表面设置有第四金属层；所述上层读取控制芯片远离所述第三金属层的一侧设置有第五金属层，所述第三金属层与所述第五金属层通过金属通孔互连；所述上层读取控制芯片和所述下层读取控制芯片上均设置有微波控制线路、直流控制线路、读取谐振腔和信号传输线路；所述中间量子比特芯片包括量子比特，所述量子比特包括多个第一部分量子比特和多个第二部分量子比特；所述第一金属层中的各个所述第一部分量子比特的垂直投影与所述第二金属层中的各个所述第二部分量子比特交错排布，且所述第一部分量子比特的垂直投影与相邻的所述第二部分量子比特之间存在预设面积的交叠区域。
[0006]
可选地，相邻所述第一部分量子比特之间形成耦合；相邻所述第二部分量子比特之间形成耦合；所述第一部分量子比特与垂直方向邻近的所述第二部分量子比特之间形成耦合。
[0007]
可选地，相邻所述第一部分量子比特之间的耦合方式包括：电容耦合或电感耦合；相邻所述第二部分量子比特之间的耦合方式包括电容耦合或电感耦合。
[0008]
可选地，相邻所述第一部分量子比特之间的耦合强度包括固定耦合强度或可调耦合强度；相邻所述第二部分量子比特之间的耦合强度包括固定耦合强度或可调耦合强度。
[0009]
可选地，所述第一部分量子比特与垂直方向邻近的所述第二部分量子比特之间的
耦合强度包括固定耦合强度。
[0010]
可选地，所述第一部分量子比特与垂直方向邻近的所述第二部分量子比特之间的耦合方式包括电容耦合。
[0011]
可选地，各个所述第一部分量子比特通过倒装焊的方式，贴合于所述第一部分量子比特在所述第三金属层中的垂直投影位置；各个所述第二部分量子比特通过倒装焊的方式，贴合于所述第二部分量子比特在所述第四金属层中的垂直投影位置。
[0012]
可选地，所述中间量子比特芯片具有预设厚度；所述预设厚度与所述第一部分量子比特和垂直方向邻近的所述第二部分量子比特之间的耦合强度具有映射关系；所述交叠区域的所述预设面积与所述第一部分量子比特和垂直方向邻近的所述第二部分量子比特之间的耦合强度具有映射关系；所述中间量子比特芯片包括衬底材料；所述衬底材料与所述第一部分量子比特和垂直方向邻近的所述第二部分量子比特之间的耦合强度具有映射关系；其中，所述衬底材料包括蓝宝石或单晶硅。
[0013]
可选地，所述上层读取控制芯片中设置有多个所述金属通孔；设置于所述第三金属层上的所述微波控制线路、所述直流控制线路、所述读取谐振腔和所述信号传输线路通过多个所述金属通孔与所述第五金属层电连接；所述第五金属层与外部线路电连接。
[0014]
可选地，所述第四金属层延伸于所述中间量子比特芯片或所述上层读取控制芯片的垂直投影之外的区域与外部线路电连接。
[0015]
本发明实施例的技术方案，通过在中间量子比特芯片的上表面和下表面分别设置第一金属层和第二金属层，在第一金属层上排布第一部分量子比特，在第二金属层上排布第二部分量子比特。在第一金属层上相邻的两个第一部分量子比特之间产生耦合，第二金属层上相邻的两个第二部分量子比特之间产生耦合，实现了量子比特芯片在二维平面的耦合（即xy耦合）。第一部分量子比特的垂直投影与第二部分量子比特具有一定预设面积的交叠区域，使第一部分量子比特与第二部分量子比特通过量子比特芯片在z方向产生耦合，从而使量子比特芯片实现了三维方向的耦合。并且在中间量子比特芯片的衬底材料和中间量子比特芯片预设厚度一定的情况下，可通过调节交叠区域的预设面积调整第一部分量子比特与第二部分量子比特之间的耦合度，以实现量子比特芯片的更高集成度，更多量子比特的连接数，提升量子比特芯片的算力，促进了量子比特芯片的发展。
[0016]
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
[0017]
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]
图1是根据本发明实施例提供的一种量子比特芯片封装结构的剖面结构示意图；
图2是根据本发明实施例提供的一种量子比特芯片的垂直投影结构示意图；图3是根据本发明实施例提供的一种量子比特耦合示意图。
具体实施方式
[0019]
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
[0020]
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0021]
本发明实施例提供一种量子比特芯片封装结构。图1为本发明实施例提供的一种量子比特芯片封装结构的剖面结构示意图，图2是本发明实施例提供的一种量子比特芯片的垂直投影结构示意图，图3是本发明实施例提供的一种量子比特耦合示意图。结合图1-图3，该量子比特芯片封装结构包括：上层读取控制芯片10、下层读取控制芯片20和中间量子比特芯片30。
[0022]
中间量子比特芯片30的上表面设置有第一金属层31，中间量子比特芯片30的下表面设置有第二金属层32；上层读取控制芯片10的一侧表面设置有第三金属层11，下层读取控制芯片20的一侧表面设置有第四金属层21；上层读取控制芯片10远离第三金属层11的一侧设置有第五金属层12，第三金属层11与第五金属层12通过金属通孔13互连，使第三金属层11上的各信号线可通过第五金属层12与外部线路连接。上层读取控制芯片10和下层读取控制芯片20上均设置有微波控制线路、直流控制线路、读取谐振腔101和信号传输线路（图2中未示出信号传输线路、微波控制线路和直流控制线路）。第一部分量子比特331设置于第一金属层31上，第二部分量子比特332设置于第二金属层32上。
[0023]
如图2所示，各个第一部分量子比特331通过倒装焊的方式，贴合于第三金属层11中的第一预留贴合位置34；各个第二部分量子比特332通过倒装焊的方式，贴合于第四金属层21中的第二预留贴合位置35。
[0024]
具体地，图2中的实线部分表示上层读取控制芯片10上设置的读取谐振腔101，虚线部分表示下层读取控制芯片20上设置的读取谐振腔101。
[0025]
上层读取控制芯片10和下层读取控制芯片20上的微波控制线路、直流控制线路、读取谐振腔101和信号传输线路与量子比特33耦接。微波控制线路和直流控制线路用于输入调整量子比特33状态的信号，使量子比特33处于一定的状态，并对中间量子比特芯片30进行测试。当外部设备向微波控制线路和直流控制线路输入激发状态信号后，控制线路将相应的信号传输至量子比特33后，使量子比特33处于相应的测试状态。量子比特33根据测
试信号对中间量子比特芯片30进行测试，将测试得到的信号通过读取谐振腔101输出至外部仪器。示例性地，读取谐振腔101可以是蛇形传输线。
[0026]
第一金属层31上包括多个第一部分量子比特331，各个第一部分量子比特331可以在第一金属层31上以一定的形式排布。同样地，第二金属层32上包括多个第二部分量子比特332，各个第二部分量子比特332可以在第二金属层32上与第一部分量子比特331以相同的形式排布。示例性地，如图2所示，实线矩形表示设置于第一金属层31上的多个第一部分量子比特331，虚线矩形表示设置于第二金属层32上的多个第二部分量子比特332。第一部分量子比特331或者第二部分量子比特332可以呈阵列排布，在此不作限制。在第一金属层31中，相邻第一部分量子比特331之间可产生耦合；且在第二金属层32中，相邻第二部分量子比特332之间也可产生耦合，从而实现了中间量子比特芯片30在二维平面方向上的xy耦合。
[0027]
第一部分量子比特331的垂直投影与第二部分量子比特332以相同的排布形式交错排布，则第一部分量子比特331的垂直投影可完全覆盖第二部分量子比特332，第一部分量子比特331的垂直投影与第二部分量子比特332之间也可不完全覆盖，即存在一定预设面积的交叠。第一部分量子比特331与第二部分量子比特332在交叠区域，第一部分量子比特331与第二部分量子比特332在z方向产生耦合，即实现三维耦合。此外，在中间量子比特芯片30的衬底材料和中间量子比特芯片30的预设厚度一定的情况下，可根据交叠区域预设面积的不同，调节第一部分量子比特331与第二部分量子比特332之间的耦合度。
[0028]
本实施例的技术方案，通过在中间量子比特芯片的上表面和下表面分别设置第一金属层和第二金属层，在第一金属层上排布第一部分量子比特，在第二金属层上排布第二部分量子比特。在第一金属层上相邻的两个第一部分量子比特之间生成耦合，第二金属层上相邻的两个第二部分量子比特之间生成耦合，实现了量子比特芯片在二维平面的耦合（即xy耦合）。第一部分量子比特的垂直投影与第二部分量子比特具有一定预设面积的交叠区域，使第一部分量子比特与第二部分量子比特通过量子比特芯片在z方向生成耦合，从而使量子比特芯片实现了三维方向的耦合。并且在中间量子比特芯片的衬底材料和中间量子比特芯片预设厚度一定的情况下，可通过调节交叠区域的预设面积调整第一部分量子比特与第二部分量子比特之间的耦合度，以实现量子比特芯片的更高集成度，更多量子比特的连接数，提升量子比特芯片的算力，促进了量子比特芯片的发展。
[0029]
可选地，在上述实施例的基础上，继续参见图3，相邻第一部分量子比特331之间形成耦合；相邻第二部分量子比特332之间形成耦合；第一部分量子比特331与垂直方向邻近的第二部分量子比特332之间形成耦合。
[0030]
具体地，在中间量子比特芯片30上表面的第一金属层31上，排布有多个第一部分量子比特331。多个第一部分量子比特331以一定的排布形式进行排布，在排布位置邻近的第一部分量子比特331之间会形成耦合。示例性地，邻近的第一部分量子比特331之间可以形成电容耦合，或者也可以形成电感耦合，在此不作限制。参见图2和图3中的实线部分，当相邻排布的两个第一部分量子比特331之间相距的距离较大时，不易以电容耦合的耦合方式形成耦合。因此，相邻排布的两个第一部分量子比特331之间可通过第一蛇形传输线36相连接，从而形成电感耦合。
[0031]
同样地，在中间量子比特芯片30下表面的第二金属层32上，排布有多个第二部分
量子比特332。多个第二部分量子比特332以与第一部分量子比特331相同的排布形式，与第一部分量子比特331在垂直方向上交错排布。在第二金属层32中，邻近的第二部分量子比特332之间同样会形成耦合。示例性地，邻近的第二部分量子比特332之间可以形成电容耦合，或者也可以形成电感耦合，在此不作限制。继续参见图2和图3中的虚线部分，当相邻排布的两个第二部分量子比特332之间相距的距离较大时，不易以电容耦合的耦合方式形成耦合。因此，相邻排布的两个第二部分量子比特332之间可通过第二蛇形传输线37相连接，从而形成电感耦合。
[0032]
另外，第二部分量子比特332与垂直方向上邻近的第一部分量子比特331之间存在一定的交叠覆盖区域，通过交叠区域实现了第一部分量子比特331与第二部分量子比特332之间形成耦合。示例性地，第一部分量子比特331与垂直方向邻近的第二部分量子比特332之间的耦合方式包括电容耦合。
[0033]
由上述实施例可知，对于量子比特33之间的耦合方式有多种，而对于量子比特33之间的耦合强度也有多种，以下实施例将对不同类型的耦合强度进行说明。
[0034]
可选地，在上述各实施例的基础上，继续参见图3，相邻第一部分量子比特331之间的耦合强度包括固定耦合强度或可调耦合强度；相邻第二部分量子比特332之间的耦合强度包括固定耦合强度或可调耦合强度。
[0035]
具体地，在第一金属层31中，相邻第一部分量子比特331之间形成耦合的耦合强度可以是固定耦合强度，也可以是可调耦合强度。示例性地，若第一部分量子比特331之间相距一定的微小距离排布，即形成固定耦合强度，也就是说，在中间量子比特芯片30的衬底材料和预设厚度一定的情况下，当量子比特芯片封装结构制备完成后，第一部分量子比特331之间的耦合强度不会改变。若相邻的第一部分量子比特331之间设置有耦合度调节单元，即形成可调耦合强度。也就是说，在中间量子比特芯片30的衬底材料和预设厚度一定的情况下，当量子比特芯片封装结构制备完成后，通过耦合度调节单元接收外部调节信号，仍可实现对相邻的第一部分量子比特331之间的耦合强度进行调节。示例性地，耦合度调节单元可以是约瑟夫森结，在此不作限制。在第二金属层32中，相邻第二部分量子比特332之间形成耦合的耦合强度也可以是固定耦合强度或者可调耦合强度，具体情况与上述第一部分量子比特331相同，在此不作赘述。
[0036]
第一部分量子比特331与垂直方向邻近的第二部分量子比特332之间的耦合强度包括固定耦合强度。
[0037]
具体地，对于第一金属层31与第二金属层32，第一部分量子比特331与相应第二部分量子比特332之间的耦合强度为固定耦合强度，且在中间量子比特芯片30的衬底材料以及第一部分量子比特331与第二部分量子比特332之间的预设交叠面积一定的情况下，耦合强度与中间量子比特芯片30的厚度有关。示例性地，中间量子比特芯片30的厚度越小，第一部分量子比特331与垂直方向邻近的第二部分量子比特332之间的耦合强度越大；中间量子比特芯片30的厚度越大，第一部分量子比特331与垂直方向邻近的第二部分量子比特332之间的耦合强度越小。在中间量子比特芯片30的厚度确定后，则第一部分量子比特331与相应第二部分量子比特332之间的耦合强度也固定。
[0038]
可选地，在上述各实施例的基础上，继续参见图3，中间量子比特芯片30具有预设厚度；预设厚度与第一部分量子比特331和垂直方向邻近的第二部分量子比特332之间的耦
合强度具有映射关系；交叠区域的预设面积与第一部分量子比特331和垂直方向邻近的第二部分量子比特332之间的耦合强度具有映射关系；中间量子比特芯片30包括衬底材料；衬底材料与第一部分量子比特331和垂直方向邻近的第二部分量子比特332之间的耦合强度具有映射关系；其中，衬底材料包括蓝宝石或单晶硅。
[0039]
具体地，在垂直方向上，第一部分量子比特331与第二部分量子比特332之间形成耦合的耦合强度与中间量子比特芯片30的预设厚度相关。示例性地，当中间量子比特芯片30的衬底材料以及第一部分量子比特331与第二部分量子比特332之间的交叠区域预设面积不变的情况下，中间量子比特芯片30的预设厚度越小，第一部分量子比特331与第二部分量子比特332之间的耦合强度越大；预设厚度越大，耦合强度越小。中间量子比特芯片30的预设厚度可根据实际需要确定，在此不作限制。
[0040]
此外，在垂直方向上，第一部分量子比特331与邻近的第二部分量子比特332之间的耦合强度还与交叠区域预设面积的大小相关，也就是说，可通过调节交叠区域面积的大小以调节耦合度。示例性地，当中间量子比特芯片30的预设厚度和衬底材料不变的情况下，第一部分量子比特331与第二部分量子比特332之间的交叠区域面积越小，耦合度越小；交叠区域面积越大，耦合度越大。可根据对第一部分量子比特331与第二部分量子比特332之间耦合度的实际需要，通过调节交叠区域的预设面积实现，在此对交叠区域的预设面积不作任何限制。
[0041]
还需说明的是，中间量子比特芯片30的衬底材料可以采用不同的材料，而不同的衬底材料也会影响第一部分量子比特331与邻近的第二部分量子比特332之间的耦合强度。示例性地，本实施例中的中间量子比特芯片30采用的衬底材料为蓝宝石或单晶硅，衬底材料可根据实际需要进行选择，在此不作限制。
[0042]
以上实施例主要说明了量子比特33之间产生的不同耦合方式及耦合强度，下述实施例将对量子比特芯片与外部通信线路的电连接形式进行说明。
[0043]
可选地，在上述各实施例的基础上，继续参见图1，上层读取控制芯片10中设置有多个金属通孔13。
[0044]
设置于第三金属层11上的微波控制线路、直流控制线路、读取谐振腔101和信号传输线路通过多个金属通孔13与第五金属层12电连接；第五金属层12与外部线路电连接。
[0045]
具体地，由于上层读取控制芯片10上的第三金属层11通过倒装焊的方式与第一金属层31实现连接，因此，第三金属层11上的信号传输线路不便于与外部通信线路进行电连接。本实施例提供的量子比特芯片封装结构，在上层读取控制芯片10远离第三金属层11的一侧表面设置第五金属层12。第五金属层12与第三金属层11之间通过多个贯穿上层读取控制芯片10的金属通孔13实现电连接，从而通过第五金属层12实现第三金属层11上的各个信号传输线与外部通信线路进行电连接。示例性地，第五金属层12与外部通信线路可通过倒装焊的方式或者打线的方式实现电连接，在此不作限制。
[0046]
可选地，在上述各实施例的基础上，继续参见图1，第四金属层21延伸于中间量子比特芯片30或上层读取控制芯片10的垂直投影之外的区域与外部线路电连接。
[0047]
具体地，第四金属层21的长度大于中间量子比特芯片30以及上层读取控制芯片10的垂直投影，因此，第四金属层21的四周延伸至中间量子比特芯片30以及上层读取控制芯片10的垂直投影之外，则第四金属层21的延伸部分的表面暴露在外。第四金属层21的延伸
部分可与外部通信线路连接，以便于第四金属层21上的各个信号传输线与外部通信线路实现电连接。示例性地，第四金属层21的延伸部分可通过打线的方式与外部线路板电连接，在此不作限制。
[0048]
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。