区域感知增量预取器的制作方法

本公开总体上涉及处理系统领域，并且更具体地涉及区域感知增量(delta)预取器。

背景技术：

1、存储器预取是一种由许多现代计算机处理器实现的、用于增强核心性能的技术。预取可用于加快指令或数据的取得(fetch)操作并减少等待时间。通常，处理器监测执行应用的存储器访问模式，并尝试预测在应用的执行期间将被处理器访问的指令或数据。标识的指令或数据从较慢的存储器中的其原始存储位置被取得，并在这些标识的指令或数据被应用需要之前被移动到较快的本地存储器中。本地存储器通常是缓存，并且允许比主存储器访问或较低级别的存储访问显著更快地访问其内容，这是因为缓存更靠近于处理器。然而，等待时间仍然是高性能核心的瓶颈。

技术实现思路

技术特征：

1.一种装置，包括：

2.如权利要求1所述的装置，其中所述第一子区域条目用于响应于所述预取电路系统检测到对所述第一子区域的新存储器访问请求以及确定所述第一数据结构缺少所述第一子区域条目而被存储在所述第一数据结构中。

3.如权利要求1所述的装置，其中，所述预取电路系统进一步用于：

4.如权利要求3所述的装置，其中，所述预取电路系统进一步用于：

5.如权利要求3所述的装置，其中，所述预取电路系统进一步用于：

6.如权利要求5所述的装置，其中，所述预取电路系统用于：

7.如权利要求3所述的装置，其中，所述预取电路系统进一步用于：

8.如权利要求7所述的装置，其中，所述预取电路系统进一步用于：

9.如权利要求1-8中任一项所述的装置，其中第一时间窗口在所述第一子区域条目被存储在所述第一数据结构中时开始，并且其中所述第一时间窗口在所述第一子区域条目从所述第一数据结构被驱逐时结束。

10.如权利要求9所述的装置，其中，所述预取候选用于响应于确定所述第一缓存行在所述第一时间窗口期间尚未被所述程序访问而被标识。

11.如权利要求9所述的装置，其中，所述预取电路系统进一步用于：

12.如权利要求11所述的装置，其中，所述预取电路系统进一步用于：

13.如权利要求12所述的装置，其中，所述预取电路系统进一步用于：

14.如权利要求1-8中的任一项所述的装置，其特征在于，所述预取电路系统进一步用于：

15.如权利要求1-8中任一项所述的装置，其中所述缓存是第一级l1缓存。

16.一种系统，包括：

17.如权利要求16所述的系统，其中，所述预取电路系统进一步用于：

18.如权利要求17所述的系统，其中，所述预取电路系统进一步用于：

19.如权利要求17所述的系统，其中，所述预取电路系统进一步用于：

20.如权利要求16-19中任一项所述的系统，所述系统进一步包括：

21.如权利要求20所述的系统，其中，所述预取电路系统进一步用于：

22.一种方法，包括：

23.如权利要求22所述的方法，进一步包括：

24.一种或多种机器可读存储介质，具有存储于其上的指令，所述指令当由机器执行时用于使所述机器：

25.如权利要求24所述的一种或多种机器可读存储介质，其中所述缓存是第一级l1缓存。

技术总结
本公开涉及区域感知增量预取器。一种装置包括存储器电路系统的预取电路系统，该存储器电路系统包括第一数据结构，该预取电路系统耦合到存储器电路系统。预取电路系统用于在第一数据结构中存储与分配给程序的存储器区域的第一子区域相对应的第一子区域条目。第一子区域条目包括多个增量值。多个增量值中的第一增量值表示与存储器区域的第二子区域内的连续存储器访问相关联的两个缓存行之间的第一距离。预取电路系统进一步用于：检测第一子区域中第一缓存行的第一存储器访问；基于第一缓存行和多个增量值来标识预取候选；以及基于要被预取到缓存中的预取候选中的至少两个预取候选来发出至少一个预取请求。

技术研发人员：S·沙,A·V·诺丽,S·萨布拉蒙尼,S·什沃茨曼,P·I·克留科夫,L·拉帕波特
受保护的技术使用者：英特尔公司
技术研发日：
技术公布日：2024/1/13