一种显示器上电复位电路的制作方法

1.本实用新型涉及显示终端技术领域，具体而言，涉及一种显示器上电复位电路。


背景技术：

2.车载多功能显示终端由cpu作为核心处理单元，cpu需要按照时序进行上电，以确保内部的各个模块(例如：core、mpu、外设)都正常工作，因此需要对cpu进行上电的时序管理。
3.通常设计中会采用某款电源管理芯片来产生上电时序，成本较高，并且电源管理芯片和cpu存在不匹配的风险。


技术实现要素：

4.鉴于此，本实用新型的目的在于提出一种易于实现的上电复位电路，以匹配市场上绝大部分的显示器用cpu，并具有掉电时的电压钳位功能，使cpu断电时各个电压间的压差不超过2v。
5.本实用新型提供一种显示器上电复位电路，包括：时序延迟子电路、压差控制子电路；
6.所述时序延迟子电路包括：第一级时延电路、第二级时延电路、第三级时延电路、第四级时延电路；
7.所述第一级时延电路包括：r7电阻、c3电容、d5二极管，所述r7电阻与所述d5二极管之间串联连接，所述c3电容与所述d5二极管之间并联连接；
8.所述第二级时延电路包括：r1电阻、r2电阻、c1电容、d2二极管，所述r1电阻与所述c1电容之间串联连接，所述c1电容与所述d2二极管之间并联连接，所述r1电阻和所述r2电阻与所述d2二极管串联连接；
9.所述第三级时延电路包括：r6电阻、c2电容、d4二极管，所述r6电阻与所述c2电容之间串联连接，所述c2电容与所述d4二极管之间并联连接；
10.所述第四级时延电路包括：r8电阻、c4电容、d6二极管，所述r8电阻与所述c4电容之间串联连接，所述c4电容与所述d6二极管之间并联连接。
11.进一步地，所述显示器上电复位电路还包括va_5v外部使能信号，所述va_5v外部使能信号为高电平时所述d2二极管、d4二极管和d6二极管反偏截止，所述d5二极管正偏导通，va_5v进入第一级rc时延电路，en_ldo使能分压同时为高，开启后一级电源芯片的相应电压vdd1_ddr_1.8v输出。
12.va_5v高电平即为显示器cpu上电开始；
13.进一步地，所述vdd1_ddr_1.8v输出的电压充电进入所述第二级rc时延电路，经过10-20微秒的延迟后，产生en_io_3.3v使能分压，开启后一级电源芯片相应电压vdd_io_3.3v输出。
14.进一步地，所述vdd_io_3.3v输出的电压进入所述第三级rc时延电路，经过10-20
微秒的延迟后，产生en_dcdc3使能分压，开启后一级电源芯片相应电压vdd1_mpu_1.26v输出。
15.进一步地，所述vdd1_mpu_1.26v输出的电压进入所述第四级rc时延电路，经过10-20微秒的延迟后产生最后的上电完成信号。
16.进一步地，所述vdd1_ddr_1.8v、所述vdd_io_3.3v、所述vdd1_mpu_1.26v和所述上电完成信号依次进入显示器cpu，产生一组前后顺序的时延信号，使显示器cpu正常工作。
17.进一步地，所述压差控制子电路(钳位电路)包括：r3电阻、r4电阻、r5电阻、q1三极管、d3二极管；所述r3电阻与所述r4电阻之间并联连接，；所述r4电阻与所述r5电阻之间串联连接；所述r3电阻与所述d3二极管之间串联连接，所述q1三极管的基极连接所述d3二极管；当断电时序产生时，d3二极管通过r4电阻和r5电阻的分压钳位在1.5v，在1.8v断电前，q1三极管关闭；当1.8v断电时，q1三极管打开，此时vdd_io_3.3v的电压通过q1三极管充电到vdd1_ddr_1.8v电压上；从而使得1.8v不会快速跌落导致和3.3v之间的压差超过2v。
18.为了使得上述电压信号中的两路vdd_io_3.3v和vdd1_ddr_1.8v关闭时的压差不超过2v(超过2v会使cpu关闭时出错)，本实用新型设计了一个钳位电路，由r3电阻，r4电阻，r5电阻，q1三极管，d3二极管组成，当断电时序产生时，d3二极管通过r4电阻和r5电阻的分压钳位在1.5v，在1.8v断电前，q1三极管关闭；当1.8v断电时，q1三极管打开，此时3.3v的电压通过q1三极管充电到1.8v电压上；从而使得1.8v不会快速跌落导致和3.3v之间的压差超过2v。
19.与现有技术相比，本实用新型的有益效果是：
20.本实用新型显示器上电复位电路易于实现显示器cpu上电的时序管理，可以匹配市场上绝大部分的显示器用cpu，并且具有掉电时的电压钳位功能，使得cpu断电时各个电压间的压差不超过2v。
附图说明
21.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本实用新型的限制。
22.在附图中：
23.图1为本实用新型一种显示器上电复位电路的电路原理图。
具体实施方式
24.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
25.在本公开使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本公开。在本公开和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
26.应当理解，尽管在本公开可能采用术语第一、第二、第三来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本公开范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在
……
时”或“当
……
时”或“响应于确定”。
27.本实用新型实施例提供一种显示器上电复位电路，包括：时序延迟子电路、压差控制子电路；
28.所述时序延迟子电路包括：第一级时延电路、第二级时延电路、第三级时延电路、第四级时延电路；
29.参见图1所示，所述第一级时延电路包括：r7电阻、c3电容、d5二极管，所述r7电阻与所述d5二极管之间串联连接，所述c3电容与所述d5二极管之间并联连接；
30.所述第二级时延电路包括：r1电阻、r2电阻、c1电容、d2二极管，所述r1电阻与所述c1电容之间串联连接，所述c1电容与所述d2二极管之间并联连接，所述r1电阻和所述r2电阻与所述d2二极管串联连接；
31.所述第三级时延电路包括：r6电阻、c2电容、d4二极管，所述r6电阻与所述c2电容之间串联连接，所述c2电容与所述d4二极管之间并联连接；
32.所述第四级时延电路包括：r8电阻、c4电容、d6二极管，所述r8电阻与所述c4电容之间串联连接，所述c4电容与所述d6二极管之间并联连接。
33.所述显示器上电复位电路还包括va_5v外部使能信号，所述va_5v外部使能信号为高电平时所述d2二极管、d4二极管和d6二极管反偏截止，所述d5二极管正偏导通，va_5v进入第一级rc时延电路，en_ldo使能分压同时为高，开启后一级电源芯片的相应电压vdd1_ddr_1.8v输出。
34.va_5v高电平即为显示器cpu上电开始；
35.所述vdd1_ddr_1.8v输出的电压充电进入所述第二级rc时延电路，经过10-20微秒的延迟后，产生en_io_3.3v使能分压，开启后一级电源芯片相应电压vdd_io_3.3v输出。
36.所述vdd_io_3.3v输出的电压进入所述第三级rc时延电路，经过10-20微秒的延迟后，产生en_dcdc3使能分压，开启后一级电源芯片相应电压vdd1_mpu_1.26v输出。
37.所述vdd1_mpu_1.26v输出的电压进入所述第四级rc时延电路，经过10-20微秒的延迟后产生最后的上电完成信号。
38.所述vdd1_ddr_1.8v、所述vdd_io_3.3v、所述vdd1_mpu_1.26v和所述上电完成信号依次进入显示器cpu，产生一组前后顺序的时延信号，使显示器cpu正常工作。
39.所述压差控制子电路(钳位电路)包括：r3电阻、r4电阻、r5电阻、q1三极管、d3二极管；所述r3电阻与所述r4电阻之间并联连接，；所述r4电阻与所述r5电阻之间串联连接；所述r3电阻与所述d3二极管之间串联连接，所述q1三极管的基极连接所述d3二极管；当断电时序产生时，d3二极管通过r4电阻和r5电阻的分压钳位在1.5v，在1.8v断电前，q1三极管关闭；当1.8v断电时，q1三极管打开，此时vdd_io_3.3v的电压通过q1三极管充电到vdd1_ddr_1.8v电压上；从而使得1.8v不会快速跌落导致和3.3v之间的压差超过2v；
40.为了使得上述电压信号中的两路vdd_io_3.3v和vdd1_ddr_1.8v关闭时的压差不超过2v(超过2v会使cpu关闭时出错)，本实用新型设计了一个钳位电路，由r3电阻，r4电阻，
r5电阻，q1三极管，d3二极管组成，当断电时序产生时，d3二极管通过r4电阻和r5电阻的分压钳位在1.5v，在1.8v断电前，q1三极管关闭；当1.8v断电时，q1三极管打开，此时3.3v的电压通过q1三极管充电到1.8v电压上；从而使得1.8v不会快速跌落导致和3.3v之间的压差超过2v。
41.本实用新型实施例显示器上电复位电路易于实现显示器cpu上电的时序管理，可以匹配市场上绝大部分的显示器用cpu，并且具有掉电时的电压钳位功能，使得cpu断电时各个电压间的压差不超过2v。
42.至此，已经结合附图所示的优选实施方式描述了本实用新型的技术方案，但是，本领域技术人员容易理解的是，本实用新型的保护范围显然不局限于这些具体实施方式。在不偏离本实用新型的原理的前提下，本领域技术人员可以对相关技术特征做出同的更改或替换，这些更改或替换之后的技术方案都将落入本实用新型的保护范围之内。
43.以上所述仅为本实用新型的优选实施例，并不用于限制本实用新型；对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、同替换、改进，均应包含在本实用新型的保护范围之内。