本发明涉及数据存储,更具体地说是提高dft覆盖率的测试装置及方法。
背景技术:
1、目前主流的dft设计流程,对于ac覆盖率的提升一直是一个难点。尤其对于芯片中大量采用不同频同相的同步时钟设计时,传统的dft设计方法,无法覆盖不同频同相的同步逻辑。造成覆盖率的丢失。对于一些芯片(如车规级芯片),明确对ac覆盖率有很高的要求。如果采用传统增加测试点的方式,又会导致芯片面积的增加,而且所测试的方式,严格来说,不符合功能的实际应用场景,也可以被称之为假的覆盖率提高。
技术实现思路
1、本发明的目的在于克服现有技术的不足,提供提高dft覆盖率的测试装置及方法,旨在对于芯片中大量采用不同频同相的同步设计时,提升覆盖率。
2、为实现上述目的,本发明采用以下技术方案:
3、第一方面,本发明提供了一种提高dft覆盖率的测试装置,包括时钟分频模块、扫描时钟模块、逻辑运算模块以及时钟门控模块,所述扫描时钟模块与所述逻辑运算模块和所述时钟门控模块连接,所述时钟分频模块包括时钟分频驱动使能子模块,所述时钟分频驱动使能子模块与所述时钟门控模块连接。
4、其进一步技术方案为:所述扫描时钟模块包括多个输入端和多个输出端,所述扫描时钟模块的多个所述输入端与所述逻辑运算模块的数据选择端连接,所述扫描时钟模块的多个所述输出端与所述逻辑运算模块的数据运算结果端连接。
5、其进一步技术方案为:所述扫描时钟模块的多个所述输入端包括扫描模式测试输入端、扫描使能信号输入端以及扫描时钟输入端,所述扫描模式测试输入端与测试型号连接,所述扫描使能信号输入端与使能信号连接,所述扫描时钟输入端与时钟信号连接。
6、其进一步技术方案为:所述扫描时钟模块的多个所述输入端还包括occ链扫描信号输入端。
7、其进一步技术方案为:所述扫描时钟模块的多个所述输出端包括时钟信号输出端和occ链扫描信号输出端。
8、第二方面,本发明还提供了一种提高dft覆盖率的测试方法,包括:
9、对于不同频同相的同步逻辑时钟在同一个capture时,均保持同时有效;
10、对于不同频同相的不同步逻辑时钟在同一个capture时,均保持同时有效。
11、本发明与现有技术相比的有益效果是:提高dft覆盖率的测试装置包括时钟分频模块、扫描时钟模块、逻辑运算模块以及时钟门控模块,所述扫描时钟模块与所述逻辑运算模块和所述时钟门控模块连接,所述时钟分频模块包括时钟分频驱动使能子模块,所述时钟分频驱动使能子模块与所述时钟门控模块连接。通过产生的fclk_gate,可以采用最慢的同步时钟,保证gate出来的时钟之间都是同步的,基于此可以覆盖不同频同相的同步逻辑,达到提高ac覆盖率的目的。
12、上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明技术手段,可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的特征及优点能够更明显易懂,以下特举较佳实施例,详细说明如下。
1.提高dft覆盖率的测试装置,其特征在于,包括时钟分频模块、扫描时钟模块、逻辑运算模块以及时钟门控模块,所述扫描时钟模块与所述逻辑运算模块和所述时钟门控模块连接,所述时钟分频模块包括时钟分频驱动使能子模块,所述时钟分频驱动使能子模块与所述时钟门控模块连接。
2.根据权利要求1所述的提高dft覆盖率的测试装置,其特征在于,所述扫描时钟模块包括多个输入端和多个输出端,所述扫描时钟模块的多个所述输入端与所述逻辑运算模块的数据选择端连接,所述扫描时钟模块的多个所述输出端与所述逻辑运算模块的数据运算结果端连接。
3.根据权利要求1所述的提高dft覆盖率的测试装置,其特征在于,所述扫描时钟模块的多个所述输入端包括扫描模式测试输入端、扫描使能信号输入端以及扫描时钟输入端,所述扫描模式测试输入端与测试型号连接,所述扫描使能信号输入端与使能信号连接,所述扫描时钟输入端与时钟信号连接。
4.根据权利要求3所述的提高dft覆盖率的测试装置,其特征在于,所述扫描时钟模块的多个所述输入端还包括occ链扫描信号输入端。
5.根据权利要求1所述的提高dft覆盖率的测试装置,其特征在于,所述扫描时钟模块的多个所述输出端包括时钟信号输出端和occ链扫描信号输出端。
6.提高dft覆盖率的测试方法,其特征在于,包括: