综合后的网表和SDC中基本单元名称匹配方法、系统、终端及介质与流程

本申请涉及芯片设计领域，特别是涉及一种综合后的网表和sdc中基本单元名称匹配方法、系统、终端及介质。

背景技术：

1、目前，asic芯片设计流程包括前端设计、中端设计以及后端设计。其中，前端设计人员负责编写带有功能的rtl(register transfer level，寄存器转换级)文本文件，中端人员根据从前端拿到的rtl代码(行为级描述)以及sdc(synopsys design constraints，电路设计时序约束文件)等约束文件，通过综合工具将rtl代码转换为指定技术库单元的电路连接。后端工程师拿到门级网表以及sdc进行物理布局布线等工作。

2、综合是将rtl这样的行为级描述映射为门级电路，在此映射过程中，会进行多次优化，以达到芯片最佳的ppa(performance power area，性能功耗面积)。由于前端设计大多采用自上而下的设计方法，即先定义顶层模块功能，然后对各模块进行分解以及设计，直到达到无法进一步分解的底层功能模块。通过这种设计方法可以将较大的系统细分为多个小系统，可以缩短开发周期，提高设计速度。然而，由于这种设计方法的rtl代码结构是采用多种嵌套模块的结构，因此在综合的过程中，为了尽可能的达到更好的ppa，综合工具会将模块单元打散到顶层设计中，这样就会出现综合前rtl代码与综合后门级网表的基本单元名字不匹配的问题，从而导致后端工具不能正确地读入sdc，出现由于约束不正确导致后端进行不可靠的物理布局布线工作。

技术实现思路

1、鉴于以上所述现有技术的缺点，本申请的目的在于提供一种综合后的网表和sdc中基本单元名称匹配方法、系统、终端及介质，用于解决现有技术中综合后基本单元名字结构发生了变化从而导致sdc中约束的基本单元名字与综合后网表中基本单元名字不匹配的问题。

2、为实现上述目的及其他相关目的，本申请的第一方面提供一种综合后的网表和sdc中基本单元名称匹配方法，判断每个基本单元分别在当前电路设计时序约束文件以及综合后的网表中的名称是否一致，以确定具有打散单元的基本单元；从生成的对应所有打散单元的映射文件中获得具有打散单元的各基本单元的正确名称，并更新至当前电路设计时序约束文件中，以获得供后端工具正确读入的电路设计时序约束文件。

3、于本申请的第一方面的一些实施例中，具有打散单元的基本单元在综合后的网表中的名称包括：一或多个标识符号；其中，所述标识符号的类型包括：打散形式标识符号以及层级标识符号；所述打散形式标识符号用于确定打散单元的位置。

4、于本申请的第一方面的一些实施例中，生成所述映射文件的方式包括：在综合后的网表中抓取所有打散单元；对抓取的每个打散单元进行层级区分，并基于rtl源代码文件进行相应的名称匹配，以生成包括具有打散单元的各基本单元的正确名称的映射文件。

5、于本申请的第一方面的一些实施例中，抓取所有打散单元的方式包括：识别综合后的网表中的所有打散形式标识符号；基于各打散形式标识符号在其分别所对应的基本单元的名称中的位置，执行对应的名称抓取操作，以获得各打散形式标识符号对应的打散单元。

6、于本申请的第一方面的一些实施例中，执行对应的名称抓取操作包括：若当前打散形式标识符号在其所对应的基本单元的各标识符号中的位置为首个，则抓取当前打散形式标识符号及其之前的名称部分；若当前打散形式标识符号在其所对应的基本单元的各标识符号中的位置为最后一个，则抓取当前打散形式标识符号及其之后的名称部分；若当前打散形式标识符号在其所对应的基本单元的各标识符号中的位置为其余位置，则抓取从当前打散形式标识符号开始到前一个位置的标识符号之后的名称部分。

7、为实现上述目的及其他相关目的，本申请的第二方面提供一种综合后的网表和sdc中基本单元名称匹配系统，包括：名称判断模块，判断每个基本单元分别在当前电路设计时序约束文件以及综合后的网表中的名称是否一致，以确定具有打散单元的基本单元；名称更新模块，与所述名称判断模块连接，用于从生成的对应所有打散单元的映射文件中获得具有打散单元的各基本单元的正确名称，并更新至当前电路设计时序约束文件中，以获得供后端工具正确读入的电路设计时序约束文件。

8、于本申请的第二方面的一些实施例中，具有打散单元的基本单元在综合后的网表中的名称包括：一或多个标识符号；其中，所述标识符号的类型包括：打散形式标识符号以及层级标识符号；所述打散形式标识符号用于确定打散单元的位置。

9、于本申请的第二方面的一些实施例中，生成所述映射文件的方式包括：在综合后的网表中抓取所有打散单元；对抓取的每个打散单元进行层级区分，并基于rtl源代码文件进行相应的名称匹配，以生成包括具有打散单元的各基本单元的正确名称的映射文件。

10、为实现上述目的及其他相关目的，本申请的第三方面提供一种终端，包括：处理器及存储器；所述存储器用于存储计算机程序，所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行所述综合后的网表和sdc中基本单元名称匹配方法。

11、为实现上述目的及其他相关目的，本申请的第四方面提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现所述综合后的网表和sdc中基本单元名称匹配方法。

12、如上所述，本申请的一种综合后的网表和sdc中基本单元名称匹配方法、系统、终端及介质，具有以下有益效果：通过判断每个基本单元分别在当前电路设计时序约束文件以及综合后的网表中的名称是否一致，以确定具有打散单元的基本单元，再从生成的对应所有打散单元的映射文件中获得具有打散单元的各基本单元的正确名称，并更新至当前电路设计时序约束文件中。通过本申请中的映射文件，使得各基本单元在电路设计时序约束文件以及综合后的网表中的名称保持一致，从而后端工具可以正确读入电路设计时序约束文件，后端设计人员可以进行更加可靠的物理布局布线工作。

技术特征：

1.一种综合后的网表和sdc中基本单元名称匹配方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，具有打散单元的基本单元在综合后的网表中的名称包括：一或多个标识符号；其中，所述标识符号的类型包括：打散形式标识符号以及层级标识符号；所述打散形式标识符号用于确定打散单元的位置。

3.根据权利要求2所述的方法，其特征在于，生成所述映射文件的方式包括：

4.根据权利要求3所述的方法，其特征在于，抓取所有打散单元的方式包括：

5.根据权利要求4所述的方法，其特征在于，执行对应的名称抓取操作包括：

6.一种综合后的网表和sdc中基本单元名称匹配系统，其特征在于，包括：

7.根据权利要求6所述的系统，其特征在于，具有打散单元的基本单元在综合后的网表中的名称包括：一或多个标识符号；其中，所述标识符号的类型包括：打散形式标识符号以及层级标识符号；所述打散形式标识符号用于确定打散单元的位置。

8.根据权利要求7所述的系统，其特征在于，生成所述映射文件的方式包括：

9.一种终端，其特征在于，包括：处理器及存储器；

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求1至5中任一项所述方法。

技术总结
本申请提供一种综合后的网表和SDC中基本单元名称匹配方法、系统、终端及介质，通过判断每个基本单元分别在当前电路设计时序约束文件以及综合后的网表中的名称是否一致，以确定具有打散单元的基本单元，再从生成的对应所有打散单元的映射文件中获得具有打散单元的各基本单元的正确名称，并更新至当前电路设计时序约束文件中。通过本申请中的映射文件，使得各基本单元在电路设计时序约束文件以及综合后的网表中的名称保持一致，从而后端工具可以正确读入电路设计时序约束文件，后端设计人员可以进行更加可靠的物理布局布线工作。

技术研发人员：刘颜,万力涛,齐斌
受保护的技术使用者：上海合芯数字科技有限公司
技术研发日：
技术公布日：2024/1/5