本发明属于逻辑电路,具体涉及一种对逻辑电路快速综合处理的方法及装置。
背景技术:
1、在逻辑电路验证的流程中,对逻辑电路进行综合是一个必不可少的过程。当前的综合技术主要是采用自上而下、对整个逻辑电路进行综合,而一整个逻辑电路常常会包含非常复杂、而庞大的设计电路,在综合过程中也会产生庞大的语法树,消耗大量的计算机性能和耗时。如果在没有一台强大计算机硬件环境支持的前提下,综合一个较为复杂的逻辑电路,一定会耗费大量的时间,甚至会综合失败。
技术实现思路
1、为了解决现有技术中存在的上述问题,本发明提供了一种对逻辑电路快速综合处理的方法及装置。本发明要解决的技术问题通过以下技术方案实现:
2、第一方面,本发明提供了一种对逻辑电路快速综合处理的方法包括:
3、获取整个逻辑电路的整体综合设计任务;
4、将所述整体综合设计任务按照功能模块不同分为多个综合任务,一个所述功能模块对应一个综合任务;
5、创建多个并发任务进程;
6、将所有综合任务分配至不同的并发任务进程,以使每个并发任务进程同步执行分配的综合任务得到执行结果;
7、综合所有并发任务进程的执行结果得到所述整个逻辑电路的设计树。
8、第二方面,本发明提供了一种对逻辑电路快速综合处理的装置包括:
9、获取模块,被配置为获取整个逻辑电路的整体综合设计任务;
10、划分模块,被分配为将所述整体综合设计任务按照功能模块不同分为多个综合任务,一个所述功能模块对应一个综合任务;
11、创建模块,被配置为创建多个并发任务进程;
12、执行模块,被配置为将所有综合任务分配至不同的并发任务进程,以使每个并发任务进程同步执行分配的综合任务得到执行结果;
13、综合模块,被配置为综合所有并发任务进程的执行结果得到所述整个逻辑电路的设计树。
14、有益效果:
15、本发明提供一种对逻辑电路快速综合处理的方法及装置,将一个大的整体综合设计任务分解为多个小的综合任务,同时将这些小的综合任务进行并行同步执行,最后再整合所有的执行结果,还原整体逻辑电路的设计树。由于本发明将一个复杂逻辑电路的综合设计任务,分解成一个个小功能模块的综合任务,然后交由计算机系统的并发进程进行同步综合,大大减少了综合耗时,也降低了一个复杂、庞大的逻辑电路综合时对计算机系统硬件性能的较高要求。
16、以下将结合附图及实施例对本发明做进一步详细说明。
1.一种对逻辑电路快速综合处理的方法,其特征在于,包括:
2.根据权利要求1所述的对逻辑电路快速综合处理的方法,其特征在于,所述将所述整体综合设计任务按照功能模块不同分为多个综合任务包括:
3.根据权利要求2所述的对逻辑电路快速综合处理的方法,其特征在于,所述根据所述整体综合设计任务对所述整个逻辑电路进行解析得到整个语法树包括:
4.根据权利要求2所述的对逻辑电路快速综合处理的方法,其特征在于,所述遍历所述整个语法树以确定所述整个逻辑电路中的每个功能模块、每个功能模块的接口描述、每个功能模块的逻辑内容以及每个功能模块内部所有例化子模块的接口描述包括:
5.根据权利要求4所述的对逻辑电路快速综合处理的方法,其特征在于,所述通过遍历算法包括深度遍历算法和广度遍历算法。
6.根据权利要求1所述的对逻辑电路快速综合处理的方法,其特征在于,所述创建多个并发任务进程包括:在一个计算机系统中创建多个并发任务进程或在多个计算机系统中创建多个并发任务进程。
7.根据权利要求1所述的对逻辑电路快速综合处理的方法,其特征在于,所述将所有综合任务分配至不同的并发任务进程,以使每个并发任务进程同步执行分配的综合任务得到执行结果包括:利用任务分配算法将所有综合任务分配至不同的并发任务进程,以使每个并发任务进程同步执行分配的综合任务得到执行结果。
8.根据权利要求7所述的对逻辑电路快速综合处理的方法,其特征在于,所述任务分配算法包括:任务预分配算法和任务动态分配算法。
9.根据权利要求8所述的对逻辑电路快速综合处理的方法,其特征在于:利用任务动态分配算法将所有综合任务分配至不同的并发任务进程,以使每个并发任务进程同步执行分配的综合任务得到执行结果包括:
10.一种对逻辑电路快速综合处理的装置,其特征在于,包括: