用于矩阵加法、减法和乘法的系统、方法和装置与流程

发明领域总地涉及计算机处理器架构，并且更具体地涉及矩阵操作。

背景技术：

1、矩阵在诸如机器学习和其他批量数据处理之类的许多计算任务中日益重要。

技术实现思路

1、根据本申请的一方面，提供了一种处理器，包括：解码电路，用于对指令进行解码，指令包括用于操作码的字段、用于标识第一多个源向量的字段、用于标识第二多个源向量的字段、和用于标识多个目标向量的字段；以及执行电路，用于执行经解码的指令，以针对所标识的第一多个源向量中的每个源向量的每个数据元素位置进行如下操作：从在该数据元素位置处的第一数据值中减去在以下数据元素位置处的第二数据值：所标识的第二多个源向量中的对应的一个源向量的对应数据元素位置，并且将相减的结果存储到所标识的多个目标向量中的对应的一个目标向量的对应数据元素位置中。

2、根据本申请的另一方面，提供了一种处理器，包括：解码电路，用于对指令进行解码，指令包括用于操作码的字段、用于标识第一多个源向量的字段、用于标识第二多个源向量的字段、和用于标识多个目标向量的字段；以及执行电路，用于执行经解码的指令，以针对所标识的第一多个源向量中的每个源向量的每个数据元素位置进行如下操作：将在该数据元素位置处的第一数据值与在以下数据元素位置处的第二数据值相加：所标识的第二多个源向量中的对应的一个源向量的对应数据元素位置，并且将相加的结果存储到所标识的多个目标向量中的对应的一个目标向量的对应数据元素位置中。

技术特征：

1.一种处理器，包括：

2.根据权利要求1所述的处理器，其中，所述第一多个源向量、所述第二多个源向量和所述多个目标向量中的每个向量对应于二维块片的一维元素集合。

3.根据权利要求1所述的处理器，其中，用于标识所述第一多个源向量的字段用于标识所述处理器的第一多个向量寄存器。

4.根据权利要求1所述的处理器，其中，用于标识所述第二多个源向量的字段用于标识所述处理器的第二多个向量寄存器。

5.根据权利要求1至4中任一项所述的处理器，其中，所述第一数据值、所述第二数据值和所述结果的数据大小由所述指令指定。

6.根据权利要求5所述的处理器，其中，所述数据大小包括以下数据大小之一：16位、32位、64位、128位和256位。

7.一种方法，包括：

8.根据权利要求7所述的方法，其中，所述第一多个源向量、所述第二多个源向量和所述多个目标向量中的每个向量对应于二维块片的一维元素集合。

9.根据权利要求7所述的方法，其中，用于标识所述第一多个源向量的字段用于标识所述处理器的第一多个向量寄存器。

10.根据权利要求7所述的方法，其中，用于标识所述第二多个源向量的字段用于标识所述处理器的第二多个向量寄存器。

11.根据权利要求7至10中任一项所述的方法，其中，所述第一数据值、所述第二数据值和所述结果的数据大小由所述指令指定。

12.根据权利要求11所述的方法，其中，所述数据大小包括以下数据大小之一：16位、32位、64位、128位和256位。

13.一种包括指令的计算机程序产品，所述指令在被处理器执行时使得所述处理器执行根据权利要求7至12中任一项所述的方法。

14.一种计算机可读介质，该计算机可读介质上存储有根据权利要求13所述的计算机程序产品。

15.一种处理器，包括：

16.根据权利要求15所述的处理器，其中，所述第一多个源向量、所述第二多个源向量和所述多个目标向量中的每个向量对应于二维块片的一维元素集合。

17.根据权利要求15所述的处理器，其中，用于标识所述第一多个源向量的字段用于标识所述处理器的第一多个向量寄存器。

18.根据权利要求15所述的处理器，其中，用于标识所述第二多个源向量的字段用于标识所述处理器的第二多个向量寄存器。

19.根据权利要求15至18中任一项所述的处理器，其中，所述第一数据值、所述第二数据值和所述结果的数据大小由所述指令指定。

20.根据权利要求19所述的处理器，其中，所述数据大小包括以下数据大小之一：16位、32位、64位、128位和256位。

21.一种方法，包括：

22.根据权利要求21所述的方法，其中，所述第一多个源向量、所述第二多个源向量和所述多个目标向量中的每个向量对应于二维块片的一维元素集合。

23.根据权利要求21所述的方法，其中，用于标识所述第一多个源向量的字段用于标识所述处理器的第一多个向量寄存器。

24.根据权利要求21所述的方法，其中，用于标识所述第二多个源向量的字段用于标识所述处理器的第二多个向量寄存器。

25.根据权利要求21至24中任一项所述的方法，其中，所述第一数据值、所述第二数据值和所述结果的数据大小由所述指令指定。

26.根据权利要求25所述的方法，其中，所述数据大小包括以下数据大小之一：16位、32位、64位、128位和256位。

27.一种包括指令的计算机程序产品，所述指令在被处理器执行时使得所述处理器执行根据权利要求21至26中任一项所述的方法。

28.一种计算机可读介质，该计算机可读介质上存储有根据权利要求27所述的计算机程序产品。

29.一种方法，包括：

30.根据权利要求29所述的方法，其中，确定所读取的分组是否有效包括：如果所读取的分组所指定的行数或列数中的一个被设置为0，则确定所读取的分组是无效的。

31.根据权利要求29所述的方法，其中，所述块片中的元素的大小通过用于调色板id的调色板表条目来设置。

32.根据权利要求29至31中任一项所述的方法，还包括：当已配置了所有块片时，将所述块片标记为正在使用中以用于矩阵运算。

33.一种设备，包括存储有指令的存储器，以及与所述存储器耦合的处理器电路，所述处理器电路被配置为执行所述指令以进行以下操作：

34.一种包括指令的计算机程序产品，所述指令在被处理器执行时使得所述处理器执行根据权利要求29至32中任一项所述的方法。

35.一种计算机可读介质，该计算机可读介质上存储有根据权利要求37所述的计算机程序产品。

技术总结
本申请涉及用于矩阵加法、减法和乘法的系统、方法和装置。特别地，描述了对于矩阵(块片)加法、减法和乘法的支持。例如，详述了支持用于逐元素矩阵(块片)加法、减法和乘法的指令的电路。在一些实施例中，对于矩阵(块片)加法，解码电路将对具有用于操作码、第一源矩阵操作数标识符、第二源矩阵操作数标识符和目标矩阵操作数标识符的字段的指令进行解码；并且执行电路将执行经解码的指令以针对所标识的第一源矩阵操作数的每个数据元素位置执行如下操作：将该数据元素位置处的第一数据值与所标识的第二源矩阵操作数的对应数据元素位置处的第二数据值相加，并且将相加的结果存储到所标识的目标矩阵操作数的对应数据元素位置中。

技术研发人员：罗伯特·瓦伦泰恩,丹·鲍姆,泽夫·斯帕博,耶稣·科巴尔,埃尔莫斯塔法·乌尔德-艾哈迈德-瓦尔,布雷特·L·托尔,马克·J·查尼,巴鲁赫·齐弗,亚力山大·海内克,米林德·吉尔卡,西蒙·鲁巴诺维奇
受保护的技术使用者：英特尔公司
技术研发日：
技术公布日：2024/5/16