专利名称：微处理机故障记录的制作方法
技术领域：
本发明涉及用于在微处理机控制的系统中记录故障分析数据的改进方法和装置。
微处理机系统通过执行由硬件提供的复位信号触发的复位序列开始操作。
微处理机复位序列使硬件和软件的包含健康检查过程的子系统初始化。微处理机健康检查过程可以在硬件和/或软件中实现。
硬件实现的过程可以是在微处理机部件内整体的(例如对非法指令的检查)，或者是外部的(例如对非法地址、存储保护违章或监视计时器计满的检查)。
软件实现的过程可以用于检验硬件的正确操作(例如ROM检查总和测试)，或者检验软件的正确操作(例如数据边界测试)。
硬件过程总是运行和工作着的。软件过程是不对地、有规律和频繁地执行，例如在总的可用微处理机时间的1％内执行。这可以包括限定被保护的和非法的存储区域，以及复位系统监视计时器。
微处理机开始由存储在程序存储器6中的指令所限定的正常操作。在正规的基础上，健康检查支配例如以下的活动
a)复位监视计时器装置；b)为了确定整个系统的健康状态，测量或检查监界系统参数。这可以包括下面的一些活动计算和检验RAM/ROM/EEPROM的检查总和，检验某些预期的事件已经发生，检验临界系统数据或外围设备的正确状态等等；c)确认存储器和外围设备的存取仅是针对合法的存储地址。
只要健康检查继续指示该系统正在正常和正确地工作，就允许微处理机继续执行正常的指令序列。
如果许多系统健康检查过程中的任何一个过程指示出现故障，就立即执行特殊序列的指令，以便记录尽可能多的关于该故障的信息。
在过去的系统中，将错误记录信息记入微处理机系统的易失性存储装置中。
在公知的故障记录装置中，检测出例如处理机闭锁那样的故障，就启动被选数据在RAM中的记录，这些数据指明在故障时与处理机相关联的各种实体的状态。上述信息能够顺序地从该RAM卸载，这样就能够分析故障时存在的状态。然而因为RAM是易失性的，如果将电路板从其电源上拔下来，或者如果由软件故障的性质所决定、或者因为有多个故障，使得RAM被重写，都会使信息丢失。例如，当微处理机板是电信系统的一部分，而且该板因为有故障而被取下来进行更换时，就可能产生上述情况。有故障的板被送回实验室进行分析和修理，但是当该板被拔下来时，故障状态数据就丢失了。
将故障数据存入RAM的另一个问题是微处理机可能装有监视计时器装置。通过产生再引导信号，使处理机重新初始化，监视计时器(WDT)响应例如闭锁处理机的循环条件这样的处理机故障。在某些系统中，这可能导致存储在RAM中的信息被擦除，或者临界系统外围设备的状态被复位或者被重新初始化。
本说明书说明了一种微处理机故障记录装置，包括由通信总线连接到一非易失性存储器和一健康检查装置的微处理机，非易失性存储器的目的是存储故障记录信息的记录，该故障记录信息记录微处理机的再起动历史情况，其中健康检查装置的“错误输出”被加到微处理机的第一输入端，以便当健康检查输出产生一错误信号时，使得指示与微处理机相关联的各种实体状态的状态数据被记录在非易失性存储器中，该装置包括延迟装置，错误信号被加到该延迟装置上，延迟装置的输出被加到微处理机的复位输入端，延迟装置的延迟足够长，以允许在错误信号被加到微处理机的复位输入端之前，将状态数据记录在非易失性存储器中。
状态数据可以包括例如如下数据—故障种类(监视器、非法指令、对受保护存储器的存取；等)—每种故障特有的关键数据变量—一星期中的某天或日期的时间
—微处理机和/或外围设备寄存器—微处理机栈或者其一部分—在故障时执行的指令—在故障时执行的应用处理—在其中检测出故障的源码行号和文件名—在故障时执行的版本标识符或者软件图象—其他。
故障记录包含宽范围的各种各样的信息，通过对这些信息的分析，可以确定故障的性质是一种软件故障还是一种硬件故障，并且可以尽可能唯一地识别引起故障的原因。在故障信息永久性记录的情况下，当系统被起动并且在工作中时，或者当因为认为有故障而将其退回修理时，都能够查询微处理机控制的系统的整个执行历史。非易失性存储器被设计得足够大，以包含大量的故障记录，以便在微处理机被退回或者被查询的情况下，就能够确定精确的执行历史。
图1是实施本发明的装置的方框图。
图2是图1中装置的操作流程图。
图1示出了包括微处理机1的本发明实施例，微处理机1通过通信总线连接到一个例如EEPROM的非易失性存储器2，并且连接到译码逻辑电路3，该译码逻辑电路3可以是微处理机1的一部分。来自译码逻辑电路3的输出WD1和WD2通过WDT状态机8加到WDT单稳态电路4，并且WDT单稳态电路4的输出通过OR(或)逻辑电路10加到微处理机1的第一输入端NM1(不可屏蔽中断)，还通过延迟装置5加到微处理机1的RESET(复位)输入端。另外的指示例如一非法地址或者一硬件故障的故障状态信号也加到OR逻辑电路10的输入端。微处理机执行程序存储器6中规定的指令序列，其他的装置，例如易失性或/和非易失性微处理机存储器7也可以连接到通信总线上。
下面参见图2说明图1中装置的操作。
微处理机1存取存储在程序存储器6中的一些应用程序，并且当完成一应用程序时，微处理机执行一个包含存储在程序存储器6中一特定地址处的健康检查指令的内务程序。在监视时间更新代码的情况下，WDT指令在译码器3中被译码，译码器3产生复位信号WD1，该复位信号WD1被提供给WDT单稳态电路4。在正常的操作中，WDT单稳态电路4具有一个处于第一状态，例如低电平的输出端RST。然而如果例如由于连续地执行包含应用程序的循环，而使处理机变成闭锁状态，因而导致不执行WDT程序的话，WDT单稳态电路超时，其输出端PST就变成高电平状态。
微处理机1通过不可屏蔽中断输入端NM1识别上述的状态变化，这使得被选实体的状态被存储在非易失性存储器EEPROM2的一个规定单元中。
然后信号RST被加到延迟装置5，延迟装置5产生加到微处理机1RESET输入端的一个或多个复位脉冲。这就导致对微处理机再引导，但是故障记录信息却被保持在非易失性存储器中。
该装置使得故障状态的连续记录能够存储在例如EEPROM、磁盘、磁带等非易失性存储器中，每当OR(或)逻辑电路产生一个错误信号，都增加一新的登记项。因为故障记录在非易失性存储器中，所以能够在现场将电路板拔下来，然后退回到实验室进行分析，而不会丢失数据或特定的应用软件。在现役的微处理器中，系统本身就能够查询其自己的错误记录，然后将信息发送出去，用于遥控分析。
下面参见图1和2说明故障记录装置的操作。
大多数微处理机都带有一不可屏蔽中断输入端NM1。该中断优先于处理机正在执行的任何程序，并且启动一个特定的程序。在本发明中，NM1程序导致微处理机将该系统的被选状态的状态报告记录在EEPROM中。
图2示出了从微处理机初始化该装置的操作。
当系统开始被通电时，产生硬复位，确保该系统置于一种规定的状态。硬件和软件子系统的初始化包括如下功能，例如，对外围设备和易失性以及非易失性存储器限定存储器地址，还包括对这些特定功能的启动或禁止。
微处理机开始运行一预编程序的应用，并且进行常规的“健康检查”，以便确保硬件和软件是在正确地操作。如果健康检查指明是正确操作，微处理机就返回来运行其应用程序。然而如果通过视计时器电路8、4，或者其他健康检查装置，检测出故障，OR逻辑电路10就产生一个错误信号加到微处理机1的NM1输入端，该微处理机被转换至预定的故障状态保存程序。
可以例如通过检索下一可用故障记录寄存器，来启动故障状态保存程序。如果在EEPROM中找到一个空的故障记录寄存器，该微处理器就将该系统的特定状态保存起来，接着等待硬复位计时器延迟周期届满，此后再启动硬复位。
尽管以上结合本发明的较佳实施例对本发明进行了描述，本领域的技术人员应能理解到，在不离开本发明的原理和精神范围的前提下，可以对本发明进行变化和变型。
权利要求
1.微处理机故障记录装置，包括由一通信总线连接到一非易失性存储器和健康检查装置的微处理机，其中健康检查装置的“错误输出”被加到微处理机的一第一输入端，以便当健康检查输出产生一错误信号时，使得指示与微处理机相关联的各种实体状态的状态数据被记录在该非易失性存储器中，该装置包括一延迟装置，所述错误信号被加到该延迟装置上，延迟装置的输出则被加到微处理机的复位输入端，延迟装置的延迟被设定得足够长，以便允许在错误信号被加到微处理机的复位输入端之前，将状态数据记录在非易失性存储器中。
2.如权利要求1中的故障记录装置，其特征在于所述健康检查装置包括硬件检查装置，响应一种或多种被监视硬件状态的任可状态中的故障指示，产生至少一个硬件故障信号；以及软件检查装置，响应一种或多种被监视软件状态的任何状态中的故障指示，产生至少一个软件故障信号；该故障记录装置还包括从或逻辑运算每种硬件故障信号和软件故障信号中产生错误信号的或逻辑装置。
3.如权利要求1或2中的故障记录装置，其特征在于，微处理机的所述第一输入端是一不可屏蔽中断输入端。
4.在微处理机控制的系统中获得非易失性故障记录的方法，该微处理机控制的系统包括一个由一通信总线连接到一非易失性存储器和健康检查装置的微处理机，该方法包括通过该健康检查装置监视系统的操作，响应由健康检查装置检测出的故障而产生一错误信号，将该错误信号加到微处理机的不可屏蔽中断输入端，以启动一故障状态保存程序，在该程序中，微处理机使得被选系统参数的状态存储在非易失性存储器中，当执行故障状态保存程序时，延迟该错误信号，并且将该错误信号加到微处理机的复位输入端，以便使得微处理机对该系统进行复位。
5.用于恢复和解释通过权利要求4的方法而存储在故障记录中的信息的方法，以便确定每个存储的故障的原因。
全文摘要
微处理机故障记录装置，包括用于检测硬件和软件故障的装置3、4、8，产生加到微处理机1不可屏蔽中断输入端NM1的和通过延迟装置5加到微处理机1之RESET输入端的中断信号。NM1输入使微处理机1将被选系统参数的状态存入非易失性存储器2中故障记录信息的记录中，每当产生NM1输入信号，都存储被选参数用于故障分析。延迟装置5具有足够长的延迟时间，以便在微处理机被复位之前，将被选参数存储在存储器2中。
文档编号G06F11/07GK1115443SQ95101318
公开日1996年1月24日 申请日期1995年1月19日 优先权日1994年1月20日
发明者斯特凡·凯勒-图保, 罗斯玛丽·利吉特, 威纳·戴奥, 约瑟夫·努尔, 彼德·非尔德 申请人:阿尔卡塔尔澳大利亚有限公司