专利名称：：图象解码装置的制作方法
技术领域：
：本发明涉及将包括双向予测编码数据的编码数据进行解码的图象解码装置。近年来随着图象的高效编码技术的确立，图象的数字化处理也逐渐普及。为了提高数字传输及记录等的效率，采用小的位传输速率编码图象数据。在此高效编码中，用m×n象素块单位进行DCT(离散余弦变换)处理等正交变换。正交变换是将所输入的取样值变换成空间频率成分等正交成分。因此能削减空间的相关成分。已正交变换的成分通过量化削减块信号的冗余信息。特别是通过将霍夫曼编码等可变长度编码加到量化输出，进一步削减数据量。霍夫曼编码是根据由量化输出的统计编码量算出的结果进行编码，通过将短位分配给出现几率高的数据，将长位分配给出现几率低的数据的可变长度编码，削减整体的数据量。进而在进行高效编码的装置中，用MPEG(移动图象专家组)等进行研究的混合方式成为主流。在此方式中，除了将帧内图象进行DCT处理的帧内压缩之外，也采用利用帧间的相互关系削减时间轴方向的多余信息的帧间压缩。帧间压缩是利用一般的移动图象在前后帧很相似这样的性质，求前后帧的差分，通过编码差分值(予测误差)，进一步减低位传输速率。特别是由于予测图象的移动，求出帧间差，所以减少予测误差的动补偿帧间予测编码是有效的。这样，在混合方式中，除了将规定帧的图象数据直接进行DCT处理并编码的帧内编码外，采用规定帧的图象数据和只将与此帧前后的帧的参考图象数据的差分数据进行DCT处理并编码的予测编码。作为予测编码方法有按时间将前方向的参考图象数据进行动补偿并求出予测误差的前方予测编码；按时间将后方向的参考图象数据进行动补偿并求出予测误差的后方予测编码、和考虑编码效率使用前方或后方中任何一方或者两方向的平均的双向予测编码。因为用帧内编码已编码过的帧(以下称为I画面)只用帧内信息编码，所以能只用单独的编码数据编码。因而，在MPEG规格中，为了防止误差扩散等，能在固定周期(例如12帧)将I画面插入。在MPEG规格中，通过用此I画面的前方予测编码，可获得帧间编码帧(以下称为P画面)。再者，P画面通过将前方的P画面进行前方予测编码也能得到。而且通过使用前方或后方中任何一方的或双向的I、P画面的双向予测编码可得到双向予测适应转换帧(以下称为B画面)。图9是用以说明此方式的压缩法的说明图。图9(a)表示所输入的帧图象，图9(b)表示编码数据，图9(c)表示解码数据。图10是用以说明分块化处理的说明图。将帧序号0的帧图象进行帧内编码。使用此帧图象作为参考图象，将帧序号3的帧图象进行前方予测编码。图9(b)的箭头表示这样编码的予测方向，帧序号6的帧图象也将前方的帧序号3的帧图象进行前方予测编码作为参考图象。帧序1，2的帧图象还将帧序号0，3的帧图象进行双向予测编码作为参考图象。而且帧序号4，5的帧图象将帧序号3，6的帧图象进行双向予测编码作为参考图象。如图9(b)所示，首先，将帧序号0的图象数据进行帧内编码得到I画面。这时，将帧序号0的图象数据用存储器等进行分帧，同时如图10所示，每8象素×8行分块，以块单位进行DCT处理。此外，图中用实线表示的ODD表示奇数场的扫描线，用虚线表示的EVEN表示偶数场的扫描线。由DCT处理得到的DCT变换系数用规定的量化系数进行量化后，进行可变长度编码，获得编码数据。随后对于帧序号1的帧图象，由于进行使用帧序号0、3的帧图象的双向予测编码，所以直到将帧序号3的帧图象编码为止都保持在存储器中。同样，对于帧序号2的帧图象，也在帧序号3的帧图象编码后进行编码。对于帧序号3的帧图象，进行将帧序号0的帧图象作为参考图象所用的前方予测编码，得到P画面(图9(b))。即，用动矢量对帧序号0的数据进行动补偿，将已动补偿的参考图象数据与现帧(帧序号3的帧)图象数据的差分(予测误差)进行DCT处理。将DCT变换系数量化后进行可变长度编码与帧内编码时相同。接着使用已编码的帧序号0，3的I画面、P画面、将帧序号1、2的帧图象依次进行双向予测编码。这就如图9(b)所示，得到二个B画面。以后与此相同，如图9(b)所示，将帧序号为6、4、5……的帧图象依次进行编码得到P画面、B画面、B画面……。像这样在编码时用与实际输入的帧顺序不同的帧顺序进行编码。在解码时，有必要将编码数据的解码顺序回到原来的顺序，以帧序号0、1、2…的顺序输出解码数据。图11示出这样的已有的图象解码装置的方框图。而图12是用以说明分帧的说明图，图12(a)表示非隔行扫描时的分帧，图12(b)表示隔行扫描时的分帧。将编码数据加给编码缓冲存储器电路1。此编码数据是用图9(b)所示的编码顺序将图象数据或予测误差进行DCT处理并量化后，再进行可变长度编码。编码缓冲存储器电路1保持已输入的编码数据，进行解码处理时间与输出处理时间的时间组合，并输出到可变长度解码电路2。可变长度解码电路2将编码数据进行可变长度解码并输出到逆量化电路3和缓冲控制电路7。用缓冲控制电路7控制编码缓冲存储器电路1。用逆量化电路3对可变长度解码电路2的输出进行逆量化，用逆DCT电路4进行逆DCT处理，回到编码侧的DCT处理前的数据。现在，输入作为帧序号0的编码数据的I画面。这时，逆DCT电路4的输出是帧序号0的还原图象，就这样将逆DCT电路4的输出加到帧存储器6。逆DCT电路4的输出是块单位的象素数据，帧存储器6保持1帧的象素数据。帧存储器6如下所述有M1～M4四个区域。在进行非隔行显示时，如图12(a)所示，帧存储器6以帧的顺序排列逆DCT电路4的输出并以光栅顺序输出。而且，在进行隔行显示时，如图12(b)所示，帧存储器6将逆DCT电路4的输出分奇数场的数据和偶数场的数据来排列，各场以光栅顺序输出。帧存储器6的输出通过开关16作为解码数据输出(图9(c))。为了P、B画面解码，来自逆DCT电路4的帧序号0的还原图象数据也供给帧存储器12。再者，在DCT块分帧后进行分块时，如果进行非隔行显示的话，因为没必要变化行方向的象素排列，作为变更输出顺序的存储器也可以有保持8行(1字组行)部分的数据。但是为了能进行隔行显示，由于有必要分为奇数场和偶数场输出数据，所以要有更多的存储器。这是因为在大多数情况下通常采用帧存储器作为用以变更显示顺序的存储器进行分帧。接着进行帧序号3的P画面解码。这时，逆DCT电路4的输出是予测误差。另一方面，动矢量取样电路8提取包括在可变长度解码电路2中的动矢量加到动补偿电路10，动补偿电路10从帧存储器12读出I画面的还原图象数据，利用动矢量进行动补偿。动补偿电路10的输出通过开关15加给加法器5。加法器5将经过动补偿的帧序号0的还原图象数据与来自逆DCT电路4的予测误差相加，得到帧序号3的还原图象数据。此数据供给帧存储器11。随后将帧序号1的B画面解码。在这时逆DCT电路4的输出也是予测误差。动矢量取样电路8从可变长度解码输出中取出帧序号3的图象与帧序号1的图象之间的动矢量加给动补偿电路9，动补偿电路9使用动矢量，由帧存储器11对帧序号3的还原图象数据进行动补偿并输出到加法器13。加法器13与编码时的予测模式对应，将动补偿电路9、10的输出相加，通过开关15供给加法器5。加法器5将开关15的输出加到予测误差，得到帧序号1的B画面的还原图象数据。此图象数据加给帧存储器6并进行分帧后，通过开关16输出(图9(c))。接着将帧序号2的B画面解码。这时，也将逆DCT电路4的输出与开关15的输出相加。得到帧序号2的B画面的还原图象数据。此图象数据在加给帧存储器6进行分帧后，通过开关16输出(图9(c))。接着如图9(c)所示，将存储在帧存储器11中的帧序号3的还原图象数据通过开关14和16按显示顺序作为解码数据输出。然后，重复同样的操作，输出用图9(c)的解码顺序还原的图象数据(解码数据)。再有，一边考虑存储的重叠部分和系统中的操作时间，一边控制解码处理与输出处理。下面参照图13对得到隔行输出时的帧存储器6的写入和读出进行说明。图13(a)表示帧存储器6的写入和读出，图13(b)表示I画面的图象数据的分割方法。如上所述，帧存储器6有M1～M4四个区域。为了使用1帧部分的存储器将1帧的图象数据隔行化并输出，有必要同时进行写入和读出。因此将1帧图象数据分割成四个，同时设置M1～M4四个区域，控制每个区域的写入和读出。即，如图13(b)所示，将第一场的图象数据按画面的上下来分成各自的数据A1、A2。还将第二场的图象数据也按画面的上下分成各自的数据B1、B2。使数据A1、A2存储在各自的区域M1、M2，使数据B1、B2存储在各自的区域M3、M4。当将按帧结构编码的编码数据解码时，来自加法器5的解码输出是从与画面上端对应的第一块行到与画面下端对应的块行，按块为单位顺次输出。即，在图11的图象解码装置，在1场的时间解码数据A1，B1，在下一个1场时间解码数据A2，B2。图13(a)的横轴以场单位表示解码时间和输出时间，纵轴表示帧存储器6的区域M1～M4的存储地址。各区域M1～M4的容量是帧存储器6的容量的1/4。在最初的1帧期间，从加法器5输出的数据A1、B1依次写入各存储区M1、M3。图13(a)的斜线K1、K3表示向区域M1、M2的写入。数据A1、B1的数据量是1帧的1/4，在1场期间写入区域M1、M3的整个区域。在下一个1场期间，从加法器5输出的数据A2、B2依次写入各自的存储区M2、M4。图13(a)的斜线K2、K4表示向区域M2、M4的写入。数据A2、B2的数据量是1帧的1/4，在1帧期间写入区域M2、M4的整个区域。还在此场期间进行从区域M1的读出。图13(a)的斜线R1表示从区域M1的读出，从区域M1按写入顺序读出数据，在半场期间读出存储在区域M1中的全部数据A1。图13(a)的斜线区域表示数据是储备在帧存储器6规定的地址中。特别是用图13(a)的斜线R2表示在此场期间的后一半也读出存储区域M2中数据A2。在此场期间已读出的数据A1、A2作为第一场的数据输出。在下一场期间的前一半，在斜线K3期间读出已写入M3区域的数据B1，在后一半，在斜线K4期间读出已写入区域M4的数据B2(斜线R4)。这样一来，数据B1、B2作为第二场数据输出。以后重复同样的写入和读出，将帧的每次解码输出变换成场的每次的隔行输出并输出。因此，P画面使用前方帧的参考图象来解码，在解码时用以保持参考图象的1帧的存储器是必要的。B画面使用前方和后方帧的参考图象解码，用以保持这些参考图象的2帧的存储器是必要的。进而由于编码处理用DCT块单位进行，如上所述，将加法器5的输出分帧，能进行隔行显示或非隔行显示的1帧的存储器是必要的。这时，I、P画面的解码数据由于用作B画面的参考图象，而存储在帧存储器11、12中，通过控制并输出来自这些帧存储器11、12的读出，能将这些帧存储器兼做分帧用。但是，因为B画面的解码数据不用作参考图象，也不存储在帧存储器11，12中，所以为了分帧，有必要设置帧存储器6。像这样，在上述已有的图象解码装置中，为了将包括B画面的图象编码数据解码，多个存储器是必要的，因而存在电路规模大，成本高的问题。本发明的目的是提供一种能削减用以解码包括B画面的图象编码数据所必须的存储器，并能减少电路规模、降低成本的图象解码装置。本发明的图象解码装置配备有解码机构，它输入包括使用前方与后方参考图象的双向予测编码数据的编码数据，用规定的块单位将所输入的编码数据解码并输出解码数据；存储机构，它有行存储1帧上述解码数据的容量的规定分割数之一的容量的存储区域，借助对上述双向予测编码数据的解码处理，加给从上述解码机构输出的构成帧的解码数据并存储在上述存储区，通过按显示顺序读出已存储的数据，得到隔行输出；控制机构，它与垂直方向位置对应地将画面分割成上述规定分割数的1/2数目的分割图象区域，对与上述第一和第二场的上述各个规定分割数的各分割图象区域分别对应的上述解码数据列的每个分割图象数据，控制上述存储机构的写入和读出，通过考虑上述各分割图象数据的输入输出时间控制对上述存储机构的写入和读出，将与不同的上述分割图象区域对应的多个上述分割图象数据存储到上述的存储机构的共同的存储区域，由上述存储机构得到隔行输出。在本发明中用解码机构将双向予测编码数据解码。控制机构将画面分割成规定分割数1/2的分割图象区域，对第一和第二场的各规定分割数的每个分割图象数据控制存储机构的写入和读出。这时，控制机构通过将多个分割图象数据存储到共同的存储区域，存储一帧的数据，能减少用以得到隔行输出的存储机构的存储区域数。控制机构从存储机构读出在每个分割图象数据中的数据，得到隔行输出。图1示出本发明的图象解码装置的一实施例的方框图。图2是用以说明实施例工作的说明图。图3是用以说明实施例工作的说明图。图4是表示本发明其它实施例的方框图。图5是说明图4的实施例的工作的说明图。图6是说明图4实施例工作的说明图。图7是表示本发明其它实施例的方框图。图8是说明图7实施例的工作的说明图。图9是说明予测编码的说明图。图10是用以说明分块的说明图。图11是表示已有的图象编码装置的方框图。图12是用以说明分帧的说明图。图13是用以说明已有例的隔行变换的说明图。下面将参照附图对本发明的实施例进行说明。图1是表示本发明的图象解码装置一实施例的方框图。在图1中与图11相同的结构元件用同一符号表示。编码数据供给编码缓冲存储器电路1。此编码数据是通过DCT处理、量化处理和可变长度编码处理加工成的，它有帧内处理产生的I画面、使用前方或后方帧的参考图象的P画面、和使用双向帧的参考图象的B画面。而且编码数据也包括在加工P、B画面时所用的动矢量信息。而DCT处理是以帧化后用分块得到的块单位进行。编码缓冲存储器电路I保持所输入的编码数据，进行解码处理时间与输出时间的组合并输出。编码缓冲存储器电路1的输出加给可变长度解码电路2。可变长度解码电路2通过可变长度解码处理使所输入的编码数据还原到编码侧的可变长度编码处理前的数据，输出到缓冲控制电路7、逆量化电路3、及动矢量取样电路8。缓冲控制电路7根据可变长度解码电路2的输出控制编码缓冲存储器电路1。动矢量取样电路8，对于P、B画面，取出包含在可变长度解码输出中的动矢量输出到动补偿电路9、10。逆量化电路3将所输入的数据进行逆量化处理加给逆DCT电路4，逆DCT电路4将逆量化输出进行逆DCT处理后输出到加法器5。开关15的输出也加给加法器5。开关15在逆DCT电路4的输出按照I画面时将0加到加法器5，按照P画面时将下述动补偿电路9、10一方的输出加到加法器5，按照B画面时将动补偿电路9、10或下述加法器13的输出提供给加法器5。加法器5通过将逆DCT电路4的输出与开关15的输出相加使图象复原，在输出到帧存储器11、12的同时，也输出到存储器21。帧存储器11、12被存储器控制电路22控制写入和读出，保持成为参考图象的I、P画面的复原图象数据。帧存储器11，12将在对应的P、B画面的解码定时保持的参考图象数据输出到动补偿电路9、10。动补偿电路9、10分别将来自帧存储器11、12的参考图象数据按照来自矢量取样电路8的动矢量进行动补偿后输出。动补偿电路9、10的输出在供给开关15的同时也供给加法器13。加法器13对应预测模式将动补偿电路9、10的输出相加并输出到开关15。存储器21分割成多个存储区域，各区域有存储1帧图象数据容量(以下称为帧容量)的规定分割数之一(下述画面分割数×1/2)的容量。此外，在图1中示出由具有帧容量的1/8容量的五个区域M1～M5构成存储器21的例子。即，在这种情况下，存储器21的容量是帧容量的5/8。存储器21如下所述，用存储器控制电路22控制写入和读出，存储依次输入的B画面的解码数据，按隔行的顺序读出并输出到开关16。另一方面，对于I、P画面，使用存储在帧存储器11，12的复原图象数据。帧存储器11，12用存储器控制电路控制写入和读出，将所存储的复原图象数据按隔行顺序读出并输出到开关14。开关14与图象输出帧的顺序对应地进行转换，将来自帧存储器11，12的图象数据输出到开关16。开关16与图象输出帧的顺序对应地转换，将一系列的帧还原图象数据作为解码数据输出。存储器控制电路22，沿各个画面的上下方向用规定的画面分割数分割第1和第2场，对与已分割的各区域对应的每个分割图象数据，进行对存储器21的写入。例如，画面分割数为4，与第1场的第1～第4四个区域对应的分割图象数据分别为A1～A4，与第2场的第1～第4四个区域对应的分割图象数据分别为B1～B4。这时，例如，存储器控制电路22将分割图象数据A1、A3、A4写入存储器21的区域M1，将分割图象数据B1写入区域M2，将分割图象数据B2写入区域M3。进而，存储器控制电路22将分离图象数据A2与分割图象数据A3或A4为一组写入区域M4或M5，将剩余的分割图象数据A3或A4写入区域M5或M4。下面将参照图2的说明图对如此构成的实施例的工作进行说明。图2(a)示出存储器21的写入和读出，图2(b)示出1画面的图象数据的分割方法。而且在图2中用斜线表示奇数场的数据，用网线表示偶数场的数据。解码处理与以往相同。即，编码数据输入到编码缓冲存储器电路1。编码数据有I、P、B画面，例如用图9(b)的帧顺序输入。编码缓冲存储器电路1考虑编码处理时间和输出时间，保持已输入的编码数据并输出到可变长度解码电路2。用可变长度解码电路2将编码数据进行可变长度解码，用逆量化电路3进行逆量化，用逆DCT电路4进行逆DCT处理，返回到编码侧DCT处理前的数据并供给加法器5。这些处理用块单位进行。在所输入的编码数据是将I画面进行编码的数据时，开关15将0加给加法器5。因此，加法器5将逆DCT电路4的输出就这样输出到帧存储器12。借助帧存储器12，各块的解码数据进行1帧积蓄，在规定的输出定时按显示顺序读出并通过开关14、16输出。在所输入的编码数据是将P画面进行编码的数据时，可变长度解码电路2的输出也加给动矢量取样电路8。用动矢量取样电路8，取出包括在P画面的编码数据中的矢量，提供给动补偿电路10。帧存储器12保持I画面的解码数据作为参考图象，动补偿电路10读出帧存储器12的数据，使用动矢量进行动补偿。此已进行过动补偿的参考图象的数据通过开关15加到加法器5。逆DCT电路4的输出是已解码的予测误差，加法器5通过将来自开关15的参考图象数据与此予测误差相加来复原图象数据。此图象数据存储到帧存储器11。随后输入基于B画面的编码数据。这时，可变长度解码电路2的输出在提供给逆量化电路3和逆DCT电路4的同时，也提供给动矢量取样电路8。由逆DCT电路4向加法器5输出DCT处理前的予测误差。另一方面，动矢量取样电路8从可变长度解码输出中取出与参考图象对应的动矢量并输出到各个动补偿电路9、10。另外，由于予测模式的不同，有时只提取某一种动矢量。帧存储器12、11将I画面、P画面的复原图象数据作为参考图象数据保持，动补偿电路9、10读出这些复原图象数据，按照动矢量进行动补偿并输出到开关15和加法器13。即，动补偿电路9、10借助动矢量补正与由逆DCT电路4输出的规定块的解码数据对应的分块位置，作为将已校正的分块位置的块数据进行过动补偿的参考图象数据进行输出。加法器13将动补偿电路9、10的输出相加并输出到开关15。开关15在予测方向是前方时选择动补偿电路10的输出，是后方时选择动补偿电路9的输出，是两方向时选择加法器13的输出，作为已进行动补偿的参考图象数据输出到加法器5。这样，加法器5将来自逆DCT电路4的块数据和来自开关15的块单位的参考图象数据相加，用各块单位复原B画面的图象数据并输出到存储器21。用块单位输出来自加法器5的块数据。即，由加法器5从画面上端块行到画面下端的块行顺次用块单位输出B画面的数据。现在，如果画面分割数为4，由加法器5首先在规定的1/2场期间输出图2(b)的分割图象数据A1、B1，在下一个1/2场期间输出分割图象数据A2、B2，在再下一个1/2场期间输出分割图象数据A3、B3，在又下一个1/2场期间输出分割图象数据A4、B4。另一方面，存储器21有五个区域M1～M5。各区域M1～M5的容量是帧容量的1/8。因而在规定的定时，各区域M1～M5能存储各个分割图象数据A1～A4，B1～B4中任何一个数据。图2(a)横轴为场单位时间，与M1～M5各区域对应的存储器地址表示在纵轴。如这图2(a)所示，在从加法器5输出分割图象数据A1、B1的期间，即在图2(a)的T0期间的前一半，存储器控制电路22顺次产生与存储器21的M1、M2区域对应的地址。这样，如图2(a)的斜线K1，K3所示，在T0期间的前半的1/2场期间对M1，M3区域写入分割图象数据A1，B1。在下面的T0期间的后半，从加法器5输出分割图象数据A2、B2。存储器控制电路22在此时间依次指定区域M4、M3对应的地址。因此，如图2(a)的斜线K2、K4所示，对区域M4、M3写入分割图象数据A2、B2。图2(a)的斜线部分表示分割图象数据A1～A4储存在存储器21的期间，网线部分表示分割图象数据储存在存储器21的期间。存储器控制电路22如图2(a)的斜线R1所示，从下面的T1期间的起始时刻依次对区域M1指定读出地址。由此如图2(a)所示，在下面的T1期间的最初1/4期间，从区域M1读出分割图象数据A1，通过开关16输出。在T1期间下面的1/4期间用存储器控制电路22指定区域M4的读出地址，读出分割图象数据A2并输出。还在此T1期间的前半，从加法器5输出分割图象数据A3、B3。存储器控制电路22在对区域M1产生用上述斜线R1表示的读出地址的同时也产生用斜线K5表示的写入地址。使这些读出地址与写入地址例如按时间分割产生。即，存储器控制电路22在T1期间的前半对M1区域依次指定读出与写入地址，一边读出分割图象数据A1，一边将分割图象数据A3存储到区域M1。此外由于读出速率是写入速率的2倍，所以在用分割图象数据A3更新区域M1之前，读出分割图象数据A1。而且在T1期间的前半也依次指定区域M5的地址，将分割图象数据B3存储到区域M5。同样，在T1期间的后半，对区域M1指定读出地址和写入地址，一边在1/4场期间读出分割图象数据A3(斜线K6)、一边在1/2场期间写入分割图象数据A4(斜线R4)。还指定区域M4的写入地址，写入用斜线K8表示的分割图象数据B4。还在T2期间的最后1/4场期间产生对区域M1的写入地址，并进行用斜线R4表示的分割图象数据A4的读出。这样，在T1期间依次读出分割图象数据A1～A4，形成第一场的图象。在下面的T2期间的前半，在最初的1/4场期间从区域M2读出分割图象数据B1(斜线R5)，在下面的1/4场期间从区域M3读出分割图象数据B2(斜线R6)。在此T2期间的前半，与T0期间一样，分别将从加法器5输出的分割图象数据A1，B1写入区域M1、M2。在T2期间的后半从加法器5输出分割图象数据A2、B2。在T0期间将分割图象数据A2储存在区域M4，可是在T2期间后半由于未读出存储在区域M4的分割图象数据B4，所以分割图象数据A2写入区域M5。即，存储器控制电路22在T2期间的后半，对区域M5指定读出地址和写入地址，如斜线R7、K10所示，一边读出数据R3，一边写入分割图象数据A2。在T2期间的最后1/4场期间从区域M4读出分割图象数据B4。这样，在T2期间顺次读出分割图象数据B1～B4，形成第2场的图象。在下面的T3期间，在每1/4场指定区域M1、M5、M1、M1的读出地址，读出分割图象数据A1～A4。还在T3期间的前半，产生区域M1，M4的写入地址并写入分割图象数据A3、B3，在后半，产生区域M1，M5的写入地址并写入分割图象数据A4，B4。在T4期间，在每个1/4场期间都产生区域M2～M5的写入地址，顺次从这些区域读出分割图象数据B1～B4。以后重复同样的操作。像这样，使用帧容量5/8容量的存储器21能隔行输出B画面。这样以来，在本实施例中，将画面上多个区域的分割图象数据写入在一个存储区域。将各分割图象数据写入存储器21的时间和从存储器21读出的时间与分割图象数据所属的场和画面上的位置对应地决定，有些分割图象数据只在较短的时间储存在存储器21中。本实施例由于在存储器21的1区域存储多个分割图象数据，从图2(a)与图3(a)的比较可知，不使用存储器的期间减少，使存储器容量降低。分割图象数据B3与分割图象数据B4在相同期间有必要保持在存储器中，而在从规定帧的分割图象数据B3的读出结束到下一帧的分割图象数据B4写入开始的期间，存在写入分割图象数据A2并只读出的余裕时间。据此理由，将分割图象数据B3与从分割图象数据B3读出结束时开始写入的分割图象数据A2结合成一组，将此组数据与分割图象数据B4每隔1帧交替地写入区域M4、M5。然后将分割图象数据A2写入与读出结束的分割图象数据A3相同的区域M5，将分割图象数据B4写入此分割图象数据A2读出结束后的区域M4。例如像在区域M1所示，利用读出速率与写入速率的不同，使在同一期间产生写入地址与读出地址，一边读出数据一边进行写入，使存储器21的利用率进一步提高。这就能不停止已解码的图象数据的输出，有效地使用存储器，用小的存储器容量隔行变换1帧单位的图象数据。存储器21各区域M1～M5的容量是帧容量的八分之一，能将存储器21的容量减少到0.625帧的容量。例如，以PAL方式采用本实施例时，能用解码器使用例如16M位容量的存储器构成全部必要的存储器。尽管例举出分割图象数据A1、A3、A4写入区域M1，分割图象数据B1、B2写入各个区域M2，M3，但也可以导入其它区域，存储器有5个区域，显然分配到任何一个区域写入都是可以的。进一步，写入分割图象数据A1～A4，B1～B4的模式不必限于图2(a)的模式。图3(a)～(c)是用以说明各个其它写入模式的说明图。图3(a)示出与图2(a)相同的模式，图3(b)、(c)示出其它模式。为了对同一区域的分割图象数据A1～A4，B1～B4的储存时间不重叠，只要决定存储各数据的区域就可以了。例如，由于存储在区域M1中的分割图象数据A1的读出如图3(a)所示是从第一帧的后半开始，所以能将来自加法器5的输出进行到此时刻以后的分割图象数据A3、B3、A4、B4写入区域M1。这时，显然将分割图象数据A3、B3写入时的效率比将分割图象数据A4、B4写入此区域的效率更高。考虑到效率时，写入同一区域的二个连续的数据组合如下列表1所示。表1</tables>进而由于分割图象数据B1、B2储存时间长，分割图象数据B1、B2单独写入规定的区域。根据这些条件来考虑图3的模式。例如，图3(b)是对于区域M1在分割图象数据A1之后写入分割图象数据B3的例子。还如上所述，将分割图象数据B3与分割图象数据A2结合成一组，对于此组数据用区域M1与区域M4来变化写入的区域。而图3(c)是在分割图象数据A1之后写入分割图象数据A3的例子。即使在此例中，也将分割图象数据B3与分割图象数据A2结合成一组，对于此组的数据，用区域M4，M5交替变化写入的区域。而且例如，分割图象数据A1与分割图象数据B1其写入开始时间是一致的。因而，可以将写入分割图象数据A1以下的数据的区域与写入分割图象数据B1以下的数据的区域变换，这是显然易见的。对于写入开始时间一致的其它数据也是同样的。图4是本发明其它实施例的方框图。在图4中，与图1相同的结构元件用相同的标号，不再赘述。本实施例采用存储器31取代图1的存储器21。存储器31分割成M1～M6六个区域，各区域都有帧容量的1/8的容量。即这时存储器31的容量是帧容量的6/8。存储器31用存储器控制电路22控制写入和读出，存储依次输入的B画面的解码数据，按隔行顺序读出并输入到开关16。下面将参照图5的说明图对这样构成的实施例的工作进行说明。图5(a)、(b)分别与图2(a)(b)对应。图5(a)表示存储器31的写入和读出，图5(b)表示1画面的图象数据的分割方法。即使在图5中也用斜线表示奇数的数据，用网线表示偶数场的数据。在图1的实施例中，来自规定区域的数据的读出时间与对这区域的其它数据的写入时间一致的模式比较多。对此，本实施例是在从对同一区域读出结束到写入得到有余量的模式。因此，使存储器控制变容易，能缓和电路设计上的限制。在任何区域，在所存储的数据读出结束时间与下一数据开始写入时间之间如果设定规定的时间，则写入同一区域的二个连续数据的组合，成为如下述表2所示。括弧内数字表示帧序号。表2图5是将分割图象数据A1与分割图象数据A4交替写入区域M1的例子。只将分割图象数据B2、B3分别写入区域M4，M5。按分割图象数据A3、B1、A2、B4的顺序将数据写入区域M2。还按分割图象数据B1、A2、B4、A3的顺序将数据写入区域M3，按分割图象数据A2、B4、A3、B1的顺序将数据写入M6。所以如图5(a)所示，在读出与写入期间可以进行有一定时间的隔行变换。在本实施例中也与图1的实施例一样，不必将限定于图5(a)的模式。图6是表示本实施例的其它写入模式的说明图。图6(a)(b)的任何一个都是受限于上述表2的模式。当写入不同区域的数据的写入开始时间一致时，在这些区域也与图1的实施例一样也可以交换写入的数据。因此，在本实施例中，用0.75帧容量构成存储器43并能进行隔行变换。图7是表示本发明其它实施例的方框图。在图7中与图4相同的结构元件用相同的符号不另说明。本实施例用存储器41取代存储器31。将存储器41分割成M1～M3三个区域，各区域都有帧容量1/4的容量。即这时存储器41的容量是帧容量的3/4。存储器41用存储器控制电路22控制写入与读出，存储依次输入的B画面的解码数据，按隔行顺序读出并输入到开关16。下面将参照图8的说明图对如此构成的实施例的工作进行说明。图8(a)、(c)分别与图5(a)、(b)对应。图8(a)表示存储器41的写入和读出，图8(c)表示1画面的图象数据的分割方法。而图8(b)表示在本实施例考虑的其它写入模式。在图8中也用斜线表示奇数场的数据，也用网线表示偶数场的数据。在图4的实施例中，使图象分割数为4，将一帧的图象数据分割成A1～A4，B1～B48个分割图象数据，对每个已分割的数据都控制向存储器的写入。虽然画面分割数越大越能有效地使用存储器，但画面分割数变大后，存储器控制变复杂。为了便于控制存储器，本实施例示出将画面分割数设定为2的实例。存储器控制电路22，分别沿画面的上下方向分割第1和第2场，将与第1场2个区域对应的分割图象数据A1、A2和与第2场2个区域对应的分割图象数据B1，B2写入存储器41的区域M1～M3。分割图象数据A1，A2存储在存储器41的时间较短，分割图象数据A1的读出开始时间与分割图象数据A2的写入开始时间一致。还由于对各数据的读出速率是写入速率的2倍，所以能将分割图象数据A1，A2写入同一个区域。存储器控制电路22将分割图象数据A1，A2写入区域M1。存储器控制电路22还将分割图象数据B1，B2分别写入区域M2，M3。因此如图8(a)所示，能隔行变换帧图象并输出。图8(b)是将分割图象数据A1，B2，A2组成一组，边在区域M1与区域M2转换边写入，将分割图象数据B1写入区域M2的实例。这时也能正常地进行隔行变换。所以在此实施例中，有通过使画面分割数小能容易控制存储器的效果。按照上述的本发明，具有能削减使含B画面的图象编码数据解码所必须的存储器、减小电路规模、降低成本的效果。权利要求1.一种图象解码装置，其特征在于解码机构，它输入包括使用前方与后方的参考图象的双向予测编码数据的编码数据，将所输入的编码数据用规定的块单位解码并输出解码数据；存储机构，它有多个具有存储1帧上述解码数据的容量的规定分割数之一的容量的存储区，通过对上述双向予测编码数据的解码处理，提供由上述解码机构输出的构成帧的解码数据并存储到上述存储区，通过按显示顺序读出所存储的数据得到隔行输出；控制机构，它与垂直方向位置对应地将画面分割成上述规定分割数1/2数目的分割图象区域，对作为分别与第一和第二场的上述每个规定分割数的各分割图象区域对应的上述解码数据列的每个分割图象数据，控制上述存储机构的写入和读出，通过考虑上述各分割图象数据的输出输入时间控制对上述存储机构的写入和读出，将与不同的上述分割图象区域对应的多个上述分割图象数据存储到上述存储机构的共同的存储区域，从上述存储机构获得隔行输出。2.按照权利要求1所说的图象解码装置，其特征在于上述规定分割数比上述存储机构的存储区域的数大。3.按照权利要求1所说的图象解码装置，其特征在于上述规定分割数的1/2是4；上述存储机构有其容量为存储1帧上述解码数据的容量的1/8的五个区域。4.按照权利要求1所说的图象解码装置，其特征在于上述规定分割数的1/2是4；上述存储机构有其容量为存储1帧上述解码数据的容量的1/8的六个区域。5.按照权利要求1所说的图象解码装置，其特征在于上述规定分割数的1/2是2；上述存储机构有其容量为存储1帧上述解码数据的容量的1/4的三个区域。6.按照权利要求1所说的图象解码装置，其特征在于上述编码数据是将PAL方式的图象信号编码。全文摘要本发明提供一种图象解码装置，其目的是减少存储器容量。从加法器5将B画面的解码输出加给存储器21。存储器控制电路22将1画面分割成4个区域，对第1与第2场的8个区域的每个分割图象数据进行向存储器21的写入。与分割图象数据所属的场及画面上的位置对应，决定各分割图象数据保持在存储器21的时间，据此，在分割图象数据读出以后，将其它分割图象数据写入存储器21的共同的存储区。因此能减少存储器容量进行隔行变换。文档编号G06T9/00GK1154631SQ96107280公开日1997年7月16日申请日期1996年4月15日优先权日1996年4月15日发明者栗原弘一申请人:株式会社东芝