解码设备中的错误检验和校正的存储器读方法和读电路的制作方法

专利名称：：解码设备中的错误检验和校正的存储器读方法和读电路的制作方法
技术领域：
：本发明涉及的是致密盘(compactdisc)只读存储器(以下称为“CD-ROM”)驱动器的解码设备，具体地说本发明涉及的是一种读数据存储器的方法和电路，该数据存储器存储有从一个CD(致密盘)重放的扇区数据，以便执行错误检验和校正(以下称为“ECC”)。常规的CD-ROM驱动器的解码设备包括一个ECC处理器并在解码扇区数据时执行ECC。在这种场合下，用于解码的从CD再生的扇区数据存储在数据存储器中，ECC处理器从该数据存储器中读取ECC的符号并且执行ECC。可以使用动态随机存取存储器(以下称DRAM)作为上述数据存储器。这里，ECC处理器每当读存储器时逐个读这些符号并执行ECC。因此，需要与总符号的数目乘上在读取一个符号时所用存储器读周期的数目相同的存储器读周期的数目以便读取所有ECC所用的符号。也就是说，需要相应于总符号数目的存储器读周期的数目。同时，随着CD-ROM驱动器日益增加其操作速度，ECC也相应地以高速执行。然而，由于ECC需要许多存储器读周期，因此在高速CD-ROM驱动器中限制了速度的提高。既然在CD-ROM驱动器的解码设备中ECC需要许多读周期，因此在CD-ROM驱动器提高速度时会带来问题。本发明的一个目的是提供一种读存储器的电路及其方法，以便减少ECC需要的存储器读周期的数目。为达到上述目的，本发明提供有一个用于数据存储器的ECC的存储器读电路，该数据存储器存储有从在一个致密盘ROM驱动器的解码设备中的一个致密盘再生的扇区数据，包括一个码字计数器，用于计数从数据存储器中读取的用于ECC的码字；一个符号计数器，用于计数从数据存储器中读取的每一码字的符号数目；一个位移地址发生器，用于根据码字计数器和符号计数器的计数值产生一个位移地址；一个块指针，用于产生为作为一个块单元存储在数据存储器中的扇区数据指定一块的块指针值；一个读控制器，用于为当前要读取的并由位移地址和块指针值指定的符号产生一个物理地址和读控制信号；一个只读存储器，用于存储一个事先按照物理地址值设定的页长值(pagelengthvalue)，在该物理地址处ECC的每一码字的符号存储在涉及在数据存储器中存储的扇区数据的数据存储器中，以及用于根据码字计数器和符号计数器的计数值输出该页长值；一个页方式控制器，用于在一个页方式读周期中按照从涉及当前要读取的和属于相应于码字计数器和符号计数器的计数值的码字的只读存储器中输出的页长值操作读控制器。另外，本发明可以使用用于数据存储器的ECC的存储器读方法实现上述目的，该数据存储器存储有在致密盘ROM驱动器的解码设备中从一个致密盘上再生的扇区数据，包括的步骤有按照一个物理地址以页长的一个页方式读周期读数据存储器，ECC的符号存储在涉及数据存储器中存储的扇区数据的数据存储器中的该物理地址处。本发明更完整的理解以及许多伴随的优点在参考下面结合附图的详细的说明后会变得更为明显，附图中相同的符号指示相同的或相似的部件，其中图1表示一个常规CD-ROM驱动器中扇区数据的格式；图2表示一个常规CD-ROM驱动器中数据存储器的分布；图3表示一个常规CD-ROM驱动器中ECC存储器的映射图；图4是表示一个常规存储器读电路的方框图；图5表示存储在一个扇区数据中的辅助块区中的数据的位移地址；图6是当读图4中的1个字时的操作时序图；图7是表示根据本发明的一个实施例的存储器读电路的方框图；图8A和图8B是设定示于图2中的一个数据块O和一个辅助块O的P个码字的页长值的示例；图9是当读图7中的页方式2时的操作定时图。下面参考附图具体说明本发明的一个优选实施例。首先要指出的是，在全部附图中，同样的参考数字或字母指示具有相同功能的相似或相同的元件。另外，在下面的说明中，叙述了特定的数字细节，例如具体的地址值、字节或字的数目和信号的时序，以便更彻底地理解本发明。然而十分明显，对于熟悉本
技术领域：
的人员来说可以不需要这些特定的细节实现本发明。本发明中避免对于会模糊本发明的主题而又不是必需的对公知的功能和结构的详细说明。首先，图1表示在常规CD-ROM驱动器中扇区数据的一种格式，其对理解本发明十分有用。一般来说，在CD-ROM系统中，每一扇区数据由2352个字节单元组成，而其格式根据数据处理模式分为方式1和方式2。然后方式2的格式进一步根据ECC奇偶性的存在/不存在分为形式1和形式2。图1中，(a)指示方式1的扇区数据格式，而(b)指示方式2的形式1的扇区数据格式。当与图1的(b)比较时，方式2的形式2(未示出)仅由无ECC奇偶性的EDC(映射消息解码器/编码器)奇偶性组成。在2352个扇区数据字节中，作为由特定模式划分每一扇区的数据的12个同步字节包括数据模式“00FFFFFFFFFFFFFFFFFFFF00”。除12个同步字节以外的2340字节的数据是用于ECC的数据。其结果，在图1所示的(a)的方式1中，ECC数据包括4字节头标(header)、2048字节用户数据、4字节EDC数据、8字节零数据和276字节ECC奇偶性数据。另外，在图1所示的(b)方式2的形式1中，ECC数据包括4字节头标、8字节子头标、2048字节用户数据、4字节EDC数据和276字节ECC奇偶性数据。如上所述，图2表示在一个常规的CD-ROM驱动器中数据存储器的分布。作为在数据存储器中存储每一扇区数据的形式，2352字节中仅有2048字节的用户数据存储在数据块区域，而其余部分存储在辅助块区域。划分数据存储器的存储区域为数据块区域和辅助块区域是位于ECC处理器之内的地址电路能够简化的原因。图2是使用1M位存储器作为数据存储器存储80个扇区数据的例子。也就是说，80个数据块以1K字接着1K字的顺序(2048字节)存储在128K字存储区域的120K字存储区域，而80个辅助块以0.5K字接着0.5K字(1024字节)存储在128K字存储区域的120K字存储区域。剩余的8K字区域是作为CD-ROM驱动器的主控制器的微处理器(以下称为MICOM)的使用区。相应于作为用16进制表示的总地址的“00000”-“1FFFFF”中的“0000”-“13FFF”的存储区是数据块区，相应于地址“14000”-“15FFF”的存储区是MICOM区，相应于地址“16000”-“1FFFF”的存储区是辅助块区。图3表示常规CD-ROM驱动器中ECC存储器的一个映射图，其中2340个字节的ECC的数据的存储器映射图作为每一符号的位移值表示。为方便起见，作为十进制表示的位移值“0000”-“1169”是考虑从除去到“0000”的12个同步字节的头标数据开始的，同时给予顺序号码，该顺序号码并不指示在实际数据存储器中的位移地址。除去同步数据的其余2340字节的ECC数据再分为偶和奇以执行ECC，其中ECC对偶/奇同样执行。数据存储器的存储区域分为左平面和右平面，2340个字节的ECC的数据的偶字节存储在左平面，其奇字节存储在右平面。从而，每一平面处理ECC的1170个字节的ECC的数据。图3的存储器映射图指示按照数据存储器的左平面的数据的位移值。左右平面的ECC由RSPC(里德-所罗门(reed-solomen)生成码)-Q和P组成，RSPC-Q由(45，43，3)×26个码字组成，而RSPC-P由(26，24，3)×43个码字组成。这里，在(45，43，3)和(26，24，3)中“45”和“26”表示符号数目，“43”和“24”表示冗余字数目，而“3”表示错误修正容量。将所有上述码字用于左右平面以对扇区数据进行ECC处理。此时，RSPC-Q码字(以下称“Q码字”)包含有在从图3所示的对角线方向作为Q顺序(sequence)扫描时读的字节，而RSPC-P码字(以下称“P码字”)包含有在从图3所示的水平线方向作为P顺序扫描时读的字节。也就是说，Q码字包含45字节和26码字，而P码字包含26字节和43码字。从而Q、P码字分别对于同样的字节采用。因此双重执行ECC。图4是表示一个常规存储器读电路的方框图，其中从数据存储器100读P码字。图4的存储器读电路102存在于解码设备的ECC处理器中，并产生用于读位于ECC处理器外部的数据存储器100的物理地址和读控制信号。如上所述作为DRAM的数据存储器100临时存储从CD读取和再生的扇区数据。存储器读电路102由码字计数器104、符号计数器106、位移地址发生器108、块指针110和读控制器112组成。码字计数器104通过符号计数器106的计数值来计数用于ECC的从数据存储器100读取的P码字，并把该计数值加到位移地址发生器108。如前所述，总共43个P码字存在于一个扇区的左平面，并且码字计数器104的该计数值从0到42变化。符号计数器106响应从读控制器112产生的ACK(应答)信号而计数从一个P码字中读取的符号数目并把该计数值加到位移地址发生器108。也就是说，符号计数器106的计数值通过每当读数据存储器100中的一个字数据时的响应ACK信号而递增1，并且该值从0变到25。在符号计数器106的计数值成为25之后码字计数器104的计数值增1。另外，位移地址发生器108根据码字计数器104和符号计数器106的计数值产生位移地址并把所产生的位移地址加到读控制器112。例如当码字计数器104的计数值指示i而符号计数器106的计数值指示j时，位移地址指示i+43×j。为了参考，下面说明涉及一个扇区数据2352个字节的位移地址。首先，2048字节的用户数据的位移地址相应于“000”地址到“3FF”地址。除用户数据之外的其它数据，亦即存储在辅助块区域的左平面的数据的位移地址如图5中说明。图5表示存储在扇区数据的辅助块中的数据的位移地址，其中(a)用于方式1而(b)用于方式2的形式1。在图5(a)中，2个字的EDC从位移地址“400”开始，后面跟随4个零字和138个字的ECC奇偶性，而6个字的同步从位移地址“7F8”开始，后面跟随2字的头标。在图5(b)中，2个字的EDC从位移地址“400”开始，后面跟随ECC138个字的奇偶性，而6个字的同步从位移地址“7F4”开始，后面跟随2个头标字节和4个字的子头标。再次参考图4，块指针110把指示图2的其中一个块的块指针值加到读控制器112。块指针值由作为CD-ROM驱动器的主控制器的MICOM或其它装置指定，并且在解码设备中，在连续对若干块进行错误校正的场合，在完成1块校正后块指针值自动增1。输入块指针器110的块指针值和从位移地址发生器108产生的位移地址的读控制器112为数据存储器100产生实地址和读控制信号，实地址是指指示从数据存储器100要读取的符号实际存储区域的物理地址。在这种情况下，读控制器112把位移地址加在由块指针值指示的块的开始地址上，产生行地址和列地址，多路复合(multiplex)产生的地址，并把多路复合的地址加到数据存储器100上。其结果，相应于存储在数据存储器100的一个扇区数据中如图3所示的ECC存储器映射图的43个P码字被一个一个顺序指定，并从数据存储器100读到ECC处理器。每到从数据存储器100读一个符号时，读控制器便产生一个响应信号ACK。该响应信号ACK加到码字计数器104和符号计数器106上。参考图6来解释上述读操作，作为一个例子叙述在读示于图4中的存储器读电路102的1个字时的操作时序图。在ECC处理器使读请求信号REQ有效，即为逻辑“高”电平后，读控制器112在主时钟信号MCK的上升沿启动一次存储器读操作。然后，读控制器112在第一周期激活行地址选通脉冲(以下称RAS)，即使其为逻辑“低”电平后，在第三周期激活列地址选通脉冲(以下称CAS)即使其为逻辑“低”电平。在这种情况下，由读控制器112的物理地址指示的符号数据从数据存储器100读到ECC处理器。与此同时，读控制器112激活响应信号ACK，即使其为逻辑“高”电平。之后，读控制器112在第四周期结束时完成一次存储器读操作。符号计数器106相应于在上述存储器读操作时产生的响应信号ACK使计数值增1，并在符号计数器106的计数值成为25时，码字计数器104相应于下一响应信号ACK使计数值增1。然后，符号计数器106的计数值再次复位为0。如上所述，存储器读电路102把一个从读控制器112来的物理地址加到涉及一次存储器读操作的数据存储器100上并且一次读操作总共使用4个周期。下面简要叙述用于从数据存储器100读数据以便处理一个扇区数据的P码字的周期数。首先，由于每一码字存在有26个符号，所以需要26次存储器读操作。同样，由于在左平面存在有总共43个码字，所以需要43×26＝1118次存储器读操作。因此，在左平面为处理1扇区数据的P码字需要的存储器周期的总数达到1118×4＝4472。另外，和总符号数目相对应的存储器读周期用于在每次从数据存储器100进行存储器读操作时一个一个地读ECC的符号。进一步，使用大量ECC的存储器读周期在提高高倍速CD-ROM驱动器的速度时存在限制。从而，本发明通过以几个符号作为一个单元在页的读周期使用DRAM的页方式读周期读数据存储器而减少ECC的存储器读周期的数目。也就是说，当以页方式存取DRAM时，用于此的存储器读周期的数目减少。从而，本发明可以减少采用前述方法读P码字或Q码字时的存储器读周期的数目。图7是表示根据本发明的一个实施例的存储器读电路的方框图，其中存储器读电路114与上述图4的存储器读电路120相比进一步包括ROM116和页方式控制器118，并在由页方式控制器118控制的页方式下控制读控制器120读数据存储器110。图7是如图4所示的读P码字的情况。因此，数据存储器100以及码字计数器104、符号计数器106和块指针110和图4相同，因此具有和图4相同的参考数字或字母。ROM116事先存储有一个包含页长值的ROM表，该ROM表指示对于涉及示于图3的一个扇区数据的总共43个P码字的26个符号的页方式。然后ROM表按照图2的地址(也就是说，实区域的地址，在数据存储器的该处存储有每一P码字的符号)以几个符号为一个单元设定页长值。现在用如图2所示的数据存储器100的第一块存储的扇区数据的例子叙述设定存储在ROM116的ROM表的页长值的例子。如果对数据存储器100采用256字节为一单元的页方式时作为数据块0和辅助块0存储的扇区数据的格式为方式1，那么作为图3的ECC存储器的映射图的左平面的P码字的符号的实地址如图8A所示。图8A和图8B是设定示于图2的数据块0和辅助块P的P码字的页长值的例子。其中特别为方便起见，图8A示出了数据存储器100为指示顺序位移值“0000”-“1169”的符号的物理地址。在该点，当以256字节为一个单元顺序划分图2的地址“00000”-“1FFFF”并把43个P码字的26个符号的地址进行捆绑时，其地址如图8A中用点线表示的块所示。例如，考虑P码字号码0的符号，由于符号号码0属于一个256字节单元，所以页长值设定为1。同样，由于符号号码1到5属于另外的256字节单元，所以页长值设定为5。另外，由于符号号码6到11属于第三个256字节单元，所以页长值设定为6。其结果，使用上述方法按照实存储区域设定43个P码字的符号的页长值，其示于下表1表1</tables>表1中明显看出，当存储有作为数据块0和辅助块0的设定页长值的例子的扇区数据的格式作为方式2的形式1观察时，按照图3的ECC存储器映射图的左平面的P码字的符号的实地址如图8A所示，并且它的页长值如下表2给出。表2参考图7，码字计数器104的计数值和符号计数器106的计数值同时加在位移地址发生器108和ROM116以及页方式控制器118上。于是，相应于码字计数器104的计数值的数目的P码字的符号中当前要读出的符号的页长值从ROM116输出。从ROM116输出的该页长值加在页方式控制器118上。这里，页方式控制器118以相应于当前要读的符号的ROM116的页长值和相应于码字计数器104的计数值数目的P码字中符号计数器106的计数值的页方式操作读控制器120。在这种情况下，读控制器120由页方式控制器118以页方式的操作如同常规用于DRAM的页方式控制一样执行。其中，因为页方式是根据页长值设定的，因此页方式按照相应的符号数目设定，使得相继存储在同一页的符号成为一个单元，所述页是通过以给定大小的存储区域单元划分具有每一码字的符号的数据存储器100形成的。下面具体说明存储器读电路114的操作。首先，说明如图4所示的码字计数器104、符号计数器106、位移地址发生器108和块指针110的操作。只有码字计数器104和符号计数器106的计数值同时加在位移地址发生器108和ROM116以及页方式控制器118上。相应地，页方式由页方式控制器118根据存储在ROM116中的页长值控制。例如，第一码字，也就是说存储在ROM116的ROM表中涉及码字0的页长值被指示为“1，5，6，6，6，2”，如上表1所示。于是，由于码字号码0的第一符号，也就是说涉及符号号码0的ROM116的输出页长值是1，所以对数据存储器100的存储器读操作由页方式控制器118以页方式1执行。换言之，在这种情况下，只读一个字。然而，从作为第二符号的符号号码1到作为第六符号的符号号码5的ROM116的输出页长值为“5”，所以，页方式控制器118在页方式5下执行数据存储器100的存储器读操作。也就是说，执行页方式为1到5个字的存储器读操作。从而，符号计数器106的计数值为5。之后如前所述，由页方式控制器118顺序执行6个字、6个字、6个字和2个字的页方式存储器读操作。在码字号码0的符号读完后，码字计数器104的计数值增1。之后，码字号码1作为下一码字的操作继续如上执行。其结果是，对码字号码0和1执行每一页方式1→5→6→6→6→2的存储器读操作。亦即，总存储器读周期的数目通过执行26个被分到6个页方式读周期的存储器读操作而减少，作为一例，参考图9所示在读页方式2时的操作时序图，一个存储器读操作在读请求信号REQ由ECC处理器激活(即逻辑“高”电平)后在主时钟信号MCK的上升缘开始，其示于图9。只在RAS作为逻辑“低”电平在第一周期被激活后，CAS信号才作为逻辑“低”电平在第三和第五周期被激活两次。这里，由两个相继从读控制器120输出的物理地址指示的2个字的符号数据从数据存储器100读到ECC处理器。随后，在第五周期完成时存储器读操作完成。同样，在现有技术中如同通过1次存储器读操作读1个字一样，在读两个字的情况下使用8个周期，然而按照本发明通过1次存储器读操作读两个字时使用5个周期。与此相似，例如，在页方式5下由一次存储器读操作读5个字所使用的存储器读周期的数目为8个周期。另外，在每一码字号码0和1处使用的存储器读周期的数目为4+8+9+9+9+5＝44。另外，页方式存储器读操作重复执行到码字号码42，且仅仅页方式根据从ROM106输出的页长值的改变而变化。相似地，当观察用于为处理涉及一个扇区数据的P码字而读在数据存储器100中的数据所使用的周期数目时，总共使用1681个周期。在这种情况下，如同在现有技术中解释的那样，存储器读周期的数目显著减少为现有技术所用的4472的1/3。因此，CD-ROM驱动器通过显著减少在ECC中的存储器读周期的数目可以容易地以高倍速执行，因为存储器读周期的数目曾是提高高倍速CD-ROM驱动器的速度的限制。同时，虽然本发明是根据一个具体的实施例表示和说明，但是熟悉本
技术领域：
的人员理解，可以进行各种形式和细节的改变而不离开本发明的精神和范围。特别是，虽然在本发明的实施例中解释了P码字的处理，但是本发明同样可以用于Q码字。在上述例子中，仅仅码字计数器104和符号计数器106以及位移地址发生器108的计数值范围相应于Q码字改变，以及页长值根据该改变存储在ROM116中。另外，本发明同样可以适用于读存储器，即使当不是像CD-ROM驱动器的数据一样连续产生码字的符号的位移地址值。从前面的叙述中明显看出，本发明在CD-ROM驱动器的解码设备中通过急剧减少ECC所需要的存储器读周期的数目可以以高倍速操作CD-ROM。因此应该理解，本发明不限于此间公开打算作为本发明的最佳方式执行的特定实施例，而包含所附权利要求中定义的全部特定的实施例。权利要求1.一种对数据存储器的ECC(错误校正和检验)的存储器读方法，该数据存储器存储有从在一个致密盘ROM驱动器的解码设备的一个致密盘上重现的扇区数据，该方法包括的步骤有按照一个物理地址以页长的一个页方式读周期读所述数据存储器，ECC的符号存储在涉及在所述数据存储器存储的所述扇区数据的数据存储器的所述物理地址处。2.如权利要求1所述方法，其中，按照相应于符号数目的一个单元设定所述页方式，使符号相继存储在把所述符号的所述数据存储器分为具有给定大小的存储区域单元的页之中的同一页上。3.如权利要求2所述方法，其中，所述符号以和所述页长同样的数目根据一个相应的页方式通过一次存储器读操作相继读出。4.如权利要求3所述方法，其中，所述符号是RSPC(里德-所罗门生成码)P码字的各符号。5.如权利要求3所述方法，其中，所述符号是RSPC-Q码字的各符号。6.一种对数据存储器的ECC(错误校正和检验)的存储器读电路，该数据存储器存储有从在一个致密盘ROM驱动器的解码设备的一个致密盘上重现的扇区数据，包括一个码字计数器，用于计数从用于ECC的数据存储器中读出的码字数目；一个符号计数器，用于计数从所述数据存储器读出的所述每一码字的符号数目；一个位移地址发生器，用于根据所述码字计数器和所述符号计数器的计数值产生一个位移地址；一个块指针，用于产生一个为作为一个块单元存储在所述数据存储器的所述扇区数据指示一块的块指针值；一个读控制器，用于为当前要读的、并由所述位移地址和所述块指针值指示的符号产生一个物理地址和读控制信号；一个只读存储器，用于存储一个事先根据所述物理地址设定的页长值，用于ECC的每一码字的符号存储在所述涉及存储在所述数据存储器中的所述扇区数据的数据存储器的所述物理地址处，以及用于根据所述码字计数器和所述符号计数器的计数值输出所述页长值；一个页方式控制器，用于以相应于从所述只读存储器输出的所述页长值的页方式读周期操作所述读控制器，所述页长值涉及当前要读的并属于相应于所述码字计数器和所述符号计数器的计数值的码字的符号。7.如权利要求6所述电路，其中，所述页长值按照作为一个单元的相应符号设定，使得每一码字的符号相继存储在把所述符号的所述数据存储器为划分具有给定大小的存储区域单元的页中的同一页上。8.如权利要求7所述电路，其中，所述符号以和所述页长同样的数目根据一个相应的页方式通过一次存储器读操作相继读出。9.如权利要求8所述电路，其中，所述码字是RSPC(里德-所罗门生成码)-P码字。10.如权利要求8所述电路，其中，所述码字是RSPC-Q码字。全文摘要一种减少为ECC所需要的存储器读周期数目的存储器读电路和读方法。对于存储从一个致密盘驱动器的解码设备中的致密盘重现的扇区数据的数据存储器来说,其ECC所需要的存储器读方法包括的步骤有:按照物理地址以页长的一个页方式读周期读数据存储器,ECC的符号存储在涉及数据存储器中存储的扇区数据的数据存储器的该物理地址处。文档编号G06F12/16GK1195848SQ9712555公开日1998年10月14日申请日期1997年12月19日优先权日1997年4月10日发明者郑成铉申请人:三星电子株式会社