专利名称：芯片卡的制作方法
技术领域：
本发明涉及到带一卡体的和一在卡体内安置的半导体芯片的芯片卡，在半导体芯片上集成地形成一控制电路和一与控制电路电耦合的半导体存储器设备，半导体存储器设备的控制电路供给一由电压电源电路产生的电源电压和一与控制电路分开排列的节拍源电路产生的节拍，其中电源电压具有一种在预定的工作电压极限内适合的工作电压值和电源节拍具有一预定的工作节拍极限内适合的工作节拍值。
一般讲，应用支票卡大小规格形成的芯片卡的可能性；是基于特别多方面的灵活的功能和随计算能力以及可提供的集成电路存储容量上升而进一步的增加。此种芯片卡除了目前典型的应用领域如医疗保险卡、工作计时卡和电话卡之外未来尚可特别的应用在电子付款业务，计算器控制存取，保获性数据存储器和相似的业务。使用微控制器的芯片卡多数情况必须要求保持很高的可靠性，防止芯片卡持有者秘密的数据受非权限的存取或者有效的防止款额受使用权术操纵。因此直到目前已知的芯片卡中装有防护元件，它的功能方式分为被动的和主动的防护机理，其实例参见“芯片卡”标题的手册，Carl Hanser出版社，1995年第208-213页所述。
被动的防护机理主要是直接的以半导体制造工艺为基础的。例如当半导体制造期间芯片的检查和为了实施内部的测试程序，其整个微控制器占有一种所谓的测试模式，在此时半导体电路还能由制造者在晶片上或在模块中检查。此种测试模式允许在存储器上的存取方式，此存取方式以后是被严格禁止的，即由测试模式到使用模式的转换必须是设置成不可逆的。此点一般是用多晶硅保险在芯片上做到。此外已知，芯片上的内部总线(Busse)，它把处理器与三种不同的存储器类型ROM,EEPROM和RAM相连，从而不会向外部引出和因而是用很费事的方法也不能接触的，并经各个总线线路的编码排列布置成一种散乱的和多次彼此转换的位置。从而未受权的侵犯者不可能偷听或影响微控制器的地址线，数据线或控制线，以及由此读出存储器的内容。再者通过掩埋半导体存储器不能在最上层和由此进到最容易进入的层次中，而是阻止在或使很困难进至下部的硅层中，用光学显微镜一个比特一个比特地读出只读存储器的内容。另一个危险是分析在操作时在芯片上提供了电位。在足够高的扫描频率时有可能对电荷电位，也就是说在很小的晶体区域上测量电压，和以此方法在操作期间推导随机存取半导体存储器(RAM)的数据内容和由此获得芯片的持有者的秘密数据。这点可通过一个附加的金属化薄膜经相应的存储单元在一定程度上被阻止。假如此金属薄层如用化学方法被除去，即芯片不再能工作，因为金属化薄层是作为芯片正常工作输入电压所需要的。
再者芯片上的主动防护机理是已知的，它应阻止数据内容的未受权存取。例如设置一传感器电路，它注一个测定电阻或测定电容确定，在硅芯片上为防止氧化作用复加在芯片表面的钝化层是否还存在，它在使用技术操纵芯片时必须被除去。假如钝化层不再存在或受损害时，即引发芯片软件中断或整个芯片与硬件断开，因而可靠地阻止了所有动态的分析。再者已知的，在芯片卡微控制器上设置一电压监视电路，当工作电压的上限或下限被超过或不足时，电压监视电路将对结构件提供一确定的断路。从而使软件保持可靠性，使当芯片在极限区内不是全功能时，运转是不可能的。另一已知的传感器，它部分的建造在电压检测器上，提供了所谓的电源-开启-识别(Power-on-Erkennung)。这点同样在芯片中存在的对电源-开启(Power-on)的检测与复位信号无关地保证芯片在联通时总是在确定的范围内，再者已知，在芯片上为频率检测器集成地形成一功能组件。此功能组件阻止所加的节拍以不允许的方式被降低。芯片卡的节拍源一般在外部运行，这样内部计算速度完全由外部决定。从而理论上讲可以存在这样的可能性，即从外部控制微控制器各个工作步骤的运行。此点将导致未受权的分析的可能性，特别是在测试接收电流以及在芯片上的电势时。
为了防止在芯片卡上保密数据内容被未受权的存取，所有至现在已知的防护措施是共同的，在有关防护措施触发之后整个芯片不再起作用。
本发明的任务是，为此种类型芯片卡提供一种主动的防护设备，或者由此出发进行改善，使芯片卡内安置的随机存取类型半导体存储器的存储器单元的数据内容能有效的排除未受权的存取的危险，同时未受权的存取所不涉及到的芯片卡的电路元件中可保留其功能性。
此任务通过按权利要求1的芯片卡得到解决。
按本发明设置，将一种传感器附加到在卡体内安置的半导体芯片的控制电路中，此传感器电路掌握着控制电路许可的工作状态的偏差和/或半导体芯片的其它电路部件的偏差，同时在处于未许可的工作状态时产生一触发信号，此触发信号被引导到串接在传感器电路后的和附加在半导体存储器设备上的触发电路，此触发信号作用到触发电路上作为对控制着至少部分的半导体存储器设备的数据内容的清除。因此本发明主要包含，芯片卡中安置的控制电路和/或其它的电路部件在许可的工作状态的任意偏差时，独自的控制着可靠的关系重大的或者汇票承兑人的数据内容马上清除。在一未经许可的存取或一未经许可的施诡计操作芯片卡的电路部件时，将招致控制电路许可的工作状态的偏差，例如试图，保密数据通过未许可的侵犯进行读数。通过许可的工作状态的偏差自动已知了此种施诡计操作试验和特别是引起整个保密数据内容独自的清除。此种数据内容例如存储在一与控制电路电的耦合的随机选择的存取类型半导体存储器中，例如由此出发在一控制电路上附加的存储器寄存器中，例如一种所谓的专用功能寄存器，或在一种累加器中暂时的存储着。由传感器电路在许可的工作状态偏差时产生的触发信号，不仅仅控制着随机选择存取类型(RAM)的半导体存储器的重要的数据内容的清除，同时也控制着所有其它存储器设备或寄存器设备的数据内容的清除，此时至少暂时的将这些数据存储，由此能推导出保密的资料。
本发明的重要优点是，出现一种非许可的工作状态情况下，由施诡计操作试验未涉及的电路部件，特别是控制电路功能本身，在工作中保持不变。利用此种方法在出现一种施诡计操作试验后数据信号还可有效的被处理。例如能进行数据传输到与芯片卡相联的终端上和在提供所属人员数据资料下促使芯片卡封锁。
在一种特别容易实现的装置上能设置，在探知不许可的工作状态后，自然的进行数据内容的完全清除。这点能优选地通过给出复位-信号到所有半导体存储器设备的有关的存储器或寄存器上来作成。
在本发明的优选实施中可设置，传感器电路附加到节拍电源和/或控制电路的电压电源上和掌握着工作电压的电源电压的偏差和/或工作节拍的电源节拍的偏差，同时在工作电压和/或工作节拍处于偏差时产生一触发-信号，此触发-信号引导到串接在传感器电路后和半导体存储设备上附加的触发电路上，此触发电路作为对触发信号的反应控制着半导体存储设备的数据内容的至少部分的清除。
特别是芯片卡中设置的和用于人员汇票承兑数据暂时的存储的随机选择存取类型(RAM)半导体存储器，提供了在半导体芯片上形成的微控制器的某些脆弱位置，由于其存储单元含有形式整齐的保密的数据内容，此数据内容在未受权存取时，通过相对简单的执行措施能被读出。通过本发明经工作电压施脆计操作或频率施脆计操作在数据内容未受权读数中，自然的引起存储单元立刻的清除通过此种措施给半导体存储器的不合理读数至少造成相当的困难，在此存储器中在工作状态时短时的保密数据内容或关键数据将被暂时的存放下。下述情况特别是不再可能的，即将半导体芯片置于未许可的工作状态，工作电压还这样长的连通时，以便接着极其冷静地阅读“准静态的”这种保留在半导体存储器中的数据内容。
按本发明的原理可以设置，传感器电路具有一种电压检测器电路，此电压检测器电路掌握着对预定的工作电压的上限或下限的电源电压的超过或不足。再者可设置，传感器电路具有一种频率检测器电路，此频率检测器电路掌握着对工作节拍上限或下限值的电源节拍的超值或不足。
在本发明优选的实施中可设置，传感器电路串接着的触发电路，为了清除由随机选择存取型的半导体存储器的整个存储器单元的数据内容，给出一复位-信号到半导体存储器上。这里特别可设置，由随机选择存取类型的半导体存储器的存储器单元的数据内容至少部分的清除的控制是藉助于传感器电路串接着的触发电路进行的，与控制电路上附加的节拍电源无关。此处所有四种可想象的情况下，在此情况中传感器电路产生触发信号，促使由随机选择存取类型的整个半导体存储器的清除，此清除与加在控制电路上的节拍无关非同步地进行，以便确保，传感器电路和触发电路在节拍完全断开时也按规定的起作用。
本发明的其它优点，特征和目的性可由下面附图的实施例的阐述给出。由下示出
图1芯片卡示意的平面图；和图2在卡体中安置的半导体芯片上设置的电的部件的示意图。
图1显示了带卡体2和在卡体2内安置的半导体芯片3的芯片卡1，此半导体芯片被制成作为一预制成的芯片模块4的组成部分，在此芯片模数表面排列着供应能源和向外传输数据的金属化接触元件5。按本发明的芯片卡也能提供一种无接触的卡代替一种有触点的芯片卡。
图2是在半导体芯片3上组成的微控制器电路6的重要的功能电路部件图，微控制器6显示为芯片卡1的中心构件。显示了控制电路或微处理器电路7和三个不同的半导体存储器，特别是随机选择存取类型(RAM)8的半导体存储器，固定值存储器(ROM)9以及一种电的可程序化的和可清除的固定值存储器(EEPROM)10。多数工作系统例行程序和各种不同的试验功能和故障诊断功能处于芯片卡1的ROM-存储器9中。这些程序将由半导体制造商在半导体芯片3生产时装入。对应于ROM和RAM，技术上费事的存储器EEPROM10将应用在芯片卡1中用于所有数据和程序，它们在任何一个时间点应被改变一次或被清除一次。EEPROM其它功能与个人计算机的固定磁盘相符合，因为数据也可在没有输入电流下继续保持和在需要时改变。RAM存储器8提供了芯片卡1的存储器，在存储器中数据在一个会议期间能经常的随意的被存储或改变。关于可能的存取次数RAM-存储器8也和EEPROM-存储器10一样没有限制。为了保持数据RAM-存储器8需要一个电源电压。假如工作电压不再存在时，或者短时间的缺少时，即RAM-存储器8的内容为不再确定的。RAM-存储器8是由多个半导体三极管组成的，这些三极管是这样连结的，它们以双稳态的触发电路(Kippschaltung)起作用。这里电路状态代表着RAM-存储器8中一个比特的存储器内容。在芯片卡1中使用的RAM-存储器8是静态类型，也就是说，存储器内容不必被周期的整新。从而与动态的RAM-存储器对比，RAM-存储器8也与外界的节拍无关。应用静态的RAM-存储器8通常也因此是很重要的，因为必须尽可能的是，在所谓的睡眠模式中(Sleep Mode)保持芯片卡的节拍电源，这点在动态RAM-存储器上是不可能的。
在芯片卡1中作为部件使用的微处理器7提供了一种已知的处理器类型，其指令组例如以Intel 8051-体系结构定向，同时部份的能通过其它指令补充。为了微控制器电路6的电路部件提供电压电源，设置一经连线GND(=Grund或Masse)以及芯片卡1的触点5的VCC(=供应电压)的外部电压电源电路12，此电压电源电路提供一个位于预定的工作电压极限值内的工作电压值，例如约3至5V±10％。此外设置一个示意地通过联线Clk(Clock=Takt)示出的节拍电源电路13，此节拍电源电路13给微处理器7提供为按时间规定完成指令操作的顺序所需的和用于决定微控制器电路6的计算速度的电源节拍，此电源节拍具有在预定的工作节拍极限值内的工作节拍值，例如约为1至5Mhz之间，未来约应用7.5Mhz,10Mhz。与微处理器电路7比较，节拍电源基于与此分离的和示意地示出的节拍电源电路13被规定，即内部计算速度完全由外部所决定。从而理论上其可能性为，微控制器电路6由外部以各个步骤进行工作，这里原本可能导致不合理的分析的可能性，尤其是在半导体芯片3上的电流消耗和电位的测量。按本发明预见一个节拍电源上和/或控制电路7的电压电源上附加的传感器电路14，此传感器电路14在入口端经导线15和16掌握着可直接在控制电路7上附加的电源节拍和/或电源电压，以及当工作电压和/或工作节拍出现偏差时，产生一触发信号，此触发信号经导线17引导至串接在传感器电路14和半导体存储器8上附加的触发电路18，此触发电路重新作为对触发信号的反应控制半导体存储器8的存储单元19的数据内容至少部分的被清除。这里传感器电路14包括一方面电压检波器电路20，此电压检波器电路20掌握着对工作电压的预定上限或下限值的电源电压的超过或不足以及另一方面频率检波器电路21，此频率检波器掌握着对导线工作节拍的上限和下限值的电源节拍的超过和不足。经导线22与半导体存储器8相连的触发电路18，作为对由传感器电路14提供的触发信号的反应产生一复位-信号是优选的，基于此信号，由半导体存储器8的所有存储单元19的数据内容被清除。此复位-信号的产生不依赖于一经触点5的联线23引入的一外部的RST。与随机选择存取类型的半导体存储器的存储单元的数据内容的清除同一时刻也能按本发明将附加给控制电路的、在图2中示意说明的寄存器或累加器11的数据内容清除。
权利要求
1．带一卡体(2)和一在卡体(2)内安置的半导体芯片(3)的芯片卡，在此半导体芯片上集成地形成一控制电路(7)和一与控制电路(7)电耦合的半导体存储器设备，此半导体存储器设备的控制电路(7)由电压电源电路(2)产生的电源电压和一由控制电路(6)分开排列的节拍电源电路(13)产生的节拍供电，其特征在于，在卡体(2)内安置的半导体芯片(3)的控制电路(7)附加一传感器电路(14)，此传感器电路(14)掌握着控制电路(7)和/或半导体芯片的其它电路部件的许可工作状态的偏差，以及在控制电路(7)和/或其它的电路部件处于非许可工作状态存在时，产生一触发信号，此触发信号引导至一与传感器电路(14)串接着和附加于半导体存储器设备的触发电路(18)，此触发电路(18)作为对触发信号的反应至少部分地控制着半导体存储器设备的数据内容的清除。
2．按权利要求1的芯片卡，其特征在于，串接在传感器电路(14)后面的触发电路(18)，为了清除半导体存储器设备(8)的所有存储器单元的数据内容，在半导体存储器设备上给出一个复位信号。
3．按权利要求1或2的芯片卡，其特征在于，传感器电路(14)被附加给节拍电源和/或控制电路(6)的电压电源，和掌握着工作电压的电源电压的偏差和/或工作节拍的电源节拍的偏差，同时在工作电压和/或工作节拍出现偏差时，产生触发信号，此触发信号引导至串接在传感器(14)后面的和附加在半导体存储器设备(8)上的触发电路(18)上，此触发电路(18)作为对触发信号反应至少部分地控制半导体存储器设备(8)的存储单元(19)数据内容的清除。
4．按权利要求1至3的芯片卡，其特征在于，传感器电路(14)具有一电压检测器电路(20)，此电压检测器电路掌握着由预定的工作电压的上限和下限值的电源电压的超值或不足值。
5．按权利要求1至3的芯片卡，其特征在于，传感器电路(14)具有频率检测器电路(21)，此频检测器电路掌握着工作节拍上限或下限值的电源节拍的超值或不足。
6．按权利要求1至5的芯片卡，其特征在于，借助于串接在传感器电路(14)后面的触发电路(18)与附加在控制电路(6)的节拍电源无关，进行半导体存储器设备(8)的存储单元(19)的数据内容至少部分地消除的控制。
7．按权利要求1至6的芯片卡，其特征在于，控制电路(7)提供一在半导体芯片(3)上集成地组成的微控制器电路(6)的微处理器电路，此微控制器电路(6)除包括由随机存取类型的半导体存储器(8)外也包括其它的功能单元，特别是只读半导体存储器(9)和/或电可清除半导体存储器(10)。
8．按权利要求1至7的芯片卡，其特征在于，在随机存取类型的半导体存储器的存储单元数据内容清除的同时，也清除控制电路上附加的寄存器或累加器的数据内容。
全文摘要
本发明涉及带一卡体(2)和在卡体(2)内安置的半导体芯片(3)的芯片卡,在半导体芯片上集成地形成一控制电路(7)和一与控制电路(7)电耦合的半导体存储器设备,它的控制电路(7)提供给一由电压电源电路(12)产生的电源电压和一由控制电路(6)分开排列的节拍电源电路(13)产生的节拍。在卡体(2)内安置的半导体芯片(3)的控制电路(7)附加一传感器电路(14),此传感器电路掌握着控制电路(7)的允许的工作状态的偏差,以及控制电路(7)在不许可的工作状态存在时产生一触发信号,此触发信号引导至一与传感器电路(14)串接着的和附加于半导体存储器设备的触发电路(18)上,此触发电路(18)作为对触发信号的反应,控制着半导体存储器设备的存储单元的数据内容至少部分的清除。
文档编号G06Q20/34GK1213447SQ97193050
公开日1999年4月7日 申请日期1997年3月4日 优先权日1996年3月14日
发明者H·瑟德拉克, K·奥伯雷德 申请人:西门子公司