专利名称：位总线网络板的制作方法
技术领域：
本实用新型涉及一种位总线网络板，尤其涉及一种PC机用位总线网络接口板。
位总线(BITBUS)是Intel公司于1984年推出的一种基于RUPI-44系列单片机的高速串行总线规范，主要用于单片机系统之间的互连，是PC机进入网络的必由之路。一般采用iPCX344网络接口板。但是，此模板存在很多不足，最突出的问题是1．易“死锁”即发生总线通讯板出现错误状态造成通讯中断和不能继续的现象。这种情况经常发生在与PC344板的通讯上，此时，应该发送的信息，发不出，应该接受的信息又收不到或只能收到一部分。出现上述这种情况时，Intel公司没有提供有效的解决方法，只有让用户硬复位主机，中断系统运行，这在工控中是不允许的。2．通讯可靠性不高，不能抗雷击同其它的串行通讯规约一样，位总线的通讯控制器很脆弱，经常损坏。特别是当双绞线必须串过室外，架空安装时，一遇打雷，损坏的机率很高，几乎一打雷就坏，轻的损坏传输驱动器，通讯中断，稍重的是打坏CPU，最严重的是损坏主机。
本实用新型的目的就是为了克服上述缺点而提供的一种具有防死锁功能、通讯线路可靠的位总线网络接口板。
本实用新型的目的是这样实现的一种位总线网络板，由CPU主电路及辅助电路组成；所述的CPU主电路由RUPI系列微处理器、数据存储器和程序存储器构成；所述的辅助电路由FIFO接口及控制电路、地址选择电路、站号设值电路、中断扩展电路和接口电路组成；本实用新型的特征在于所述的通讯接口电路由光电耦合器、通讯驱动器以及保护电路依次连接组成；所述的辅助电路还包括一防死锁电路，该防死锁电路由展宽为有一定宽度T的暂态脉冲的单稳态电路构成。上述电路通过数据线和收发控制线与CPU主电路连接。
由于本实用新型采用了以上的结构，在位总线网络接口板SH-PC344中增加防死锁电路，可通过触发信号，去可靠地对CPU等复位，解除死锁；同时改进通讯线路设计，又能抵御较大的共模电压和雷电的袭击，使通讯可靠。
本实用新型的具体结构由以下的实施例及其附图进一步给出。
附图一是本实用新型实施例整体结构框图；附图二是本实用新型实施例的防死锁电路的电原理图；附图三是本实用新型实施例的通讯接口电路的方框图；附图四是本实用新型实施例的通讯接口电路的电原理图。
请参阅附图附
图1是本实用新型实施例整体结构框图，本实用新型位总线网络板，由CPU主电路及辅助电路组成；所述的CPU主电路由RUPI系列微处理器、数据存储器、程序存储器构成，所述的辅助电路由FIFO接口及控制电路、地址选择电路、站号设置电路、中断扩展电路和接口电路组成，该辅助电路还包括一防死锁电路，上述电路通过数据线和收发控制线与CPU主电路连接。
附图2是本实用新型实施例的防死锁电路的电原理图，该防死锁电路由一可展宽为有一定宽度T的暂态脉冲的单稳态电路U12构成，U12选用74LS123或74HC1237或74HCT123型号，通过触发信号去可靠地对CPU等复位。暂态脉冲的宽度T由外接电阻R和电容C决定。为使信号稳定，在单稳态电路U12的Q端还可连接两个相串联的或门电路U17:C和U17:D。在整个模板中的具体实现方法是从FIFO接口及控制电路的状态口选择信号STSPORT，与I/O写信号IOWR*通过U17:B相＂或＂后，产生一表示写任意数到状态口的触发信号TRIG。由单稳电路U12展宽，产生暂态复位信号FSET，经U17:C与总线过来的复位信号RST相或，再与防程序飞死电路复位输出WRESET相或后，去可靠地对CPU和两片控制FIFO的门阵列(GAL)复位，清除错误状态，从而解除死锁。
附图3是本实用新型实施例的通讯接口电路的方框图，本实用新型的通讯接口电路由高速光隔电路、通讯驱动器和保护电路依次连接组成。从CPU数据线输出的信号经高速光电藕合器隔离后，输入到通讯驱动器，再经保护电路输出到接口；同时从CPU的收发控制线输出的信号经另一个告诉光电藕合器隔离后，输入到通讯驱动器，再经保护电路输出的接口。
附图4是本实用新型实施例的通讯接口电路的电原理图本实用新型通讯接口电路采用增加光电耦合器和保护电路构成两级保护来增加通讯线路的可靠性。整个通讯接口电路由光电耦合器U19、U21、U22，通讯驱动器U23、U24以及保护电路D4、D5、D6、D7和反向电路U18、周边电阻组成，光电耦合器可采用超高速光隔4N25、6N135、6N136或6N137等型号；通讯驱动器可采用75176型号；保护电路可采用压敏电阻、放电管或TVP系列抗浪涌器件，本实用新型保护电路由瞬变电压抑制器TVP器件D4、D5、D6和D7构成，该TVP器件能“吸收”高达数千瓦的浪涌电流。
TVP器件在反向应用时，如有雷击、或线上遇有一个高能量的瞬时大脉冲，其工作阻抗立即降至很低的导通值，允许大电流通过，同时把电压箝制到预定值，有效地保护了通讯驱动器，使其能承受的瞬时脉冲电流峰值可达数百安培，其箝位响应时间仅为1×10-12秒。
为进一步提高抗干扰能力，在传输、接收驱动器与CPU之间用超高速光电耦合器隔离外，再增加U16即DC/DC变换器分别对两边供电，实现一次电→光→电的变换，使模板具有两个“地”主机的“地”和传输线的“浮地”，若与具有同样光隔电路的位总线模板相接，就有两个电→光→电的变换，系统就有3个地主站“地”，传输线的“浮地”和从站的“地”，从而使传输线彻底浮置，提高了抗干扰能力。
另外一方面，光电隔合器件能够隔离高达1000V的电压，对雷电引起的浪涌电压有一定的隔离作用。
本实用新型由于采用了以上的线路，使得制成的位总线接口板实用性好，可靠性高。
权利要求1．一种位总线网络板，由CPU主电路及辅助电路组成；所述的CPU主电路由RUPI系列微处理器、数据存储器和程序存储器构成，所述的辅助电路由FIFO接口及控制电路、地址选择电路、站号设值电路、中断扩展电路和接口电路组成；其特征在于所述的通讯接口电路由光电耦合器、通讯驱动器以及保护电路依次连接组成；所述的辅助电路还包括一防死锁电路，该防死锁电路由展宽为有一定宽度T的暂态脉冲的单稳态电路构成；上述电路通过数据线和收发控制线与CPU主电路连接。
2．根据权利要求1所述的位总线网络板，其特征在于所述的CPU主电路由双CPU形微处理器构成。
3．根据权利要求1所述的位总线网络板，其特征在于所述的通讯接口电路的保护电路可采用压敏电阻或放电管或TVP系列抗浪涌器件构成。
专利摘要本实用新型涉及一种PC机用位总线网络接口板,由CPU主电路及辅助电路组成。CPU主电路由RUPI系列微处理器、数据存储器、程序存储器构成,辅助电路由FIFO接口及控制电路、地址选择电路、站号设值电路、中断扩展电路和接口电路组成,还包括一防死锁电路,同时对通讯接口电路增加保护电路,本实用新型由于采用了以上的线路,使得制成的位总线接口板实用性好,可靠性提高,方便了使用,增强了网络接口板的实用性。
文档编号G06F13/40GK2307310SQ97235048
公开日1999年2月10日 申请日期1997年7月16日 优先权日1997年7月16日
发明者林江 申请人:林江