专利名称：带小计算机系统接口的存储装置的制作方法
技术领域：
本发明涉及高容量辅助存储装置，具体地说，涉及一种带小计算机系统接口(SCSI)的存储装置。
常见的电子专用小型交换机(PBX)采用硬磁盘作为存储程序和数据库的存储装置。这类硬磁盘单独接交换系统，且作为辅助存储装置给交换系统提供所需的程序和数据库。具体地说，硬磁盘通过小计算机系统接口(以下简称SCSI)接交换系统的主换块。
若交换系统采用机械驱动的存储装置，即硬磁盘作为高容量辅助存储装置，则读写大量数据要花很长时间，此外既降低了数据读写操作的可靠性，又缩短了硬磁盘的使用寿命。
因此，本发明的目的是提供一种带小计算机系统接口、能高速读写大量数据的存储装置。
为达到上述目的，存储装置用快速存储器代替了硬磁盘。存储装置包括一个使快速存储器能逐页读写数据和逐块擦除数据的控制电路。
结合附图，从下面的详细说明可以更清楚地理解本发明的上述和其它目的、特点和优点。附图中
图1是本发明的一个实施例的存储装置的方框图；图2是图1所示快速存储器控制电路(180)的详细电路图；图3是本发明一个实施例的存储装置处在逐页读取状态下的流程图；图4是本发明存储装置在逐页读取状态下的时序图；图5是本发明一个实施例的存储装置处在逐页写入状态下的流程图；图6是本发明存储装置在逐页写入状态下的时序图7是本发明一个实施例的存储装置处在逐块擦除状态下的流程图；图8是本发明存储装置在逐块擦除状态下的时序图。
下面参阅附图详细说明本发明的一个最佳实施例。为全面理解本发明，本发明仅就具体实施例举例说明。但应该指出的是，本领域的任何技术人员能实施本发明依靠的是本说明书而不是发明的细节。在下面的说明中，对那些在细节方面可能会使本发明变得模糊的公知功能或结构，这里就不详述了。
参阅图1。本发明一个实施例的存储装置包括SCSI接插件110、直接存储器存取(DMA)控制器120、微处理机130、非易失性RAM(随机存取存储器)140、ROM(只读存储器)150、地址解码器160、复位信号发生器170、快速存储器控制电路180、和快速存储器FM0～FM15。
SCSI接插件110将本发明的存储装置接一个提供大量数据的专用小型交换机(PBX)系统。DMA控制器120控制快速存储器控制电路180，并使数据可以在SCSI接插件110与快速存储器FM0～FM15之间存取和传输。微处理机130经地址总线、数据总线和控制总线接本发明存储装置的每一个元件，并控制各元件的整个操作。此外，快速存储器FM0～FM15还给微处理机130提供中断信号INTR。非易失性RAM140在DMA控制器120和微处理机130的控制下存储从SCSI接插件110所接收到的数据，并将所存储的数据发送给快速存储器FM0～FM15。不然也可以是由非易失性RAM140存储从快速存储器FM0～FM15所读取的数据，并将其中所存储的数据发送给SCSI接插件110。ROM150存储微处理机130用以控制本发明存储装置整个操作的程序，且接收来自地址解码器160经解码的信号。地址解码器160对通过地址总线收到的地址信号解码，并将经过解码的输出信号传送给SCSI接插件110、ROM150和快速存储器控制电路180。根据来自地址解码器160的快速存储器控制电路选择信号／FM CSEL，快速存储器控制电路180工作时将通过数据总线供来的数据写入快速存储器FM0～FM15，或根据通过地址总线提供的地址信号读出存储在各快速存储器中的数据。复位信号发生器170产生复位信号／RST，供使快速存储器控制电路180复位之用。这里，和一般的存储器不同，快速存储器FM0～FM15逐页读写数据，逐块擦除数据，从而使各存储器能高速存储大量数据量数据。
在本实施例中，假设一页由512字节构成，一数据块由8字节构成，且存储装置具有16个4兆字节的快速存储器FM0～FM15。各快速存储器FM0～FM15由快速存储控制电路180提供芯片起动信号／CE、写起动信号／WE、读起动信号／RE、指令锁定起动信号CLE、和地址锁定起动信号ALE。各快速存储器FM0～FM15借助于自己的输入／输出端口I／O从数据总线接收数据，并将数据输出给数据总线。此外，各快速存储器FM0～FM15还产生表示快速存储器处于准备状态抑或繁忙状态的准备／繁忙信号R／(／B)。如图中所示，各快速存储器FM0～FM15通过电阻器R共同耦合到5伏电压，从而使准备／繁忙信号R／(／B)在作为中断信号INTR提供给微处理机130之前先经过升压。快速存储器控制电路180的结构如图2中所示。
参阅图2。快速存储器控制电路180包括锁存器181、解码器182、触发器183、倒相器184和187、计数器185、“与”门186以及“与非”门188和189。锁存器181根据解码器182的输出信号DO0闩锁地址信号A0～A3和地址信号D31，并通过自己的输出端／O0～／O15输出16个数据位／FL0～／FL15。此外，锁存器181根据复位信号发生器170通过其复位端／RST提供的复位信号／RST予以复位。解码器182是一个3转8解码器，其作用是对输入端D10～D12处收到的地址信号解码，并通过输出端DO0～DO7输出解码信号。解码器182是根据地址解码器160通过其起动端／EN提供的快速存储器控制电路选择信号／FMCSEL而起动的。解码器182的输出信号DO0加到锁存器181的端子I，输出信号DO1加到触发器183的预置端子／PRN，输出信号DO3加到触发器183的时钟端子CLK。此外，解码器182的输出信号DO4加到倒相器187的输入端，输出信号DO5加到“与非”门188和189各自的输入端A。触发器183根据解码器182的输出信号DO3在自己的输出端Q输出地址锁存起动信号ALE，这里，触发器183根据解码器182通过预置端／PRN提供的输出信号DO1予以预置，并根据复位信号发生器170通过其清除端／CL提供的复位信号／RST予以清除。
倒相器184对来自地址解码器160的快速存储器控制电路选择信号／FMCSEL进行倒相，计数器185则根据倒相器184的输出信号起动。具体地说，当通过计数起动端子CE收到倒相器184的输出信号时，计数器185开始对从微处理机130提供的25兆赫时钟信号计数，并通过其输出端子Q0和Q1输出计数值。由于输入端A和B分别接计数器185的输出端Q1和Q0，因而“与”门186对计数器185的输出信号进行“与”运算。倒相器187对解码器182的输出信号DO4的进行相倒，从而产生指令锁存起动信号CLE。“与非”门188对解码器182的输出信号DO5、准备／繁忙信号R／(／B)和“与”门186的输出信号进行“与非”运算，从而产生读起动信号／RE。“与非”门189对解码器182的输出信号DO5、经过倒相的准备／繁忙信号R／(／B)和“与”门186的输出信号进行“与非”运算，从而产生写起信号／WE。
上述快速存储器控制电路180产生的芯片起动信号／CE(／FL15)、写起动信号／WE、读起动信号／RE、指令锁存起动信号／CLE、和地址锁存起动信号ALE都加到快速存储器FM0～FM15上。
回过头参阅图1。本发明存储装置与交换系统之间是通过SCSI接插件10进行连接的。若系统传输拟存入存储装置的数据，则从系统所接收的数据在DAM控制器120的控制下经SCSI接插件110传送给非易失性RAM140。传送给非易失性RAM140的数据根据从快速存储器控制电路180产生的信号存入快速存储器FM0～FM15中。
相反，快速存储器FM0～FM15中存储的数据则根据从快速存储器控制电路180产生的信号读出，并传送给非易失性RAM140。传送的数据在DMA控制器120的控制下经SCSI接插件110传送给系统。
覆行这种操作的快速存储器控制电路180由微处理机130和MDA控制器120予以控制。下面的表1示出了快速存储器控制电路180的地址变换。
表1
表1中，FBASE表示可选取快速存储器控制电路180时的基地址，快速存储器控制电路180则通过访问地址相应的端口将数据写入快速存储器FM0～FM15和从快速存储器FM0-FM15读取或擦除数据，从而形成各种信号。
各快速存储器FM0～FM15包括芯片起动信号／CE、写起动信号／WE、读起动信号／AE、指令闩锁起动信号CLE和地址闩锁起动信号ALE的引脚，准备／繁忙信号的芯片R／(／B)，和作为地址数据、各种指令数据和实际输入／输出数据的数据通路的8位输入／输出引脚I／O。快速存储器FM0～FM15产生的准备／繁忙信号R／(／B)升压后作为中断信号INTR加到微处理机130上。
快速存储器FM0～FM15按图3所示的控制流程履行逐页读取操作方式，图4示出了快速存储器在逐页读取操作方式下的时序图。快速存储器FM0～FM15按图5所示的控制流程履行逐页写入操作方式，图6示出了快速存储器在逐页写入操作方式下的时序图。此外，快速存储器FM0～FM15按图7所示的控制流程履行逐块擦除操作方式，图8示出了快速存储器在逐块擦除操作方式下的时序图。
参阅图3和图4。在步骤301，在逐页读取操作方式下选取快速存储器。举例说，若选取快速存储器FM3，则基地址FBASE+2变成‘00H’。在步骤302，通过取基地址FBASE+64‘00H’闩锁读指令。在步骤303，通过分别取基地址FBASE+16为A
、基地址FBASE+32为A[8-15]、和取基地址FBASE+48为A[16-21]而闩锁地址，在步骤304，程序进入等待状态，直到准备／繁忙信号R／(／B)从‘0’变为‘1’为止，即直到微处理机130检测出中断信号INTR为止。准备／繁忙信号R／(／B)从‘0’变为‘1’之后，在步骤305用DAM控制器120从所选取的快速存储器FM3读出一页的数据(512)字节。具体地说，用DMA控制器120在基地址FBASE+80读出数据512次。读取数据之后，在步骤306通过将基地址FBASE+2设定为‘FFH’而断开所选取的快速存储器FM3。
参阅图5和图6。在逐页写入操作方式下在步骤501选择快速存储器。举例说，若选取快速存储器FM3，则基地址FBASE+2变为‘00H’。在步骤502，通过将基地址FBASE+64设定‘80H’而闩锁串行数据输入指令。在步骤503，通过分别取基地址FBASE+16为A
、基地址FBASE+32为A[8-15]和基地址FBASE+48为A[16-21]而闩锁地址，在步骤503之后，在步骤504用DMA控制器将一页数据(512字节)写入所选取的快速存储器FM3中。具体地说，用DMA控制器120在基地址FBASE+80写数据512次。在步骤505，通过将基地址FBASE+64设定‘10H’而闩锁程序指令。接着，在步骤506，程序进入等待状态直到准备／繁忙信号R／(／B)从‘0’变为‘1’为止，即直到微处理机130检测出中断信号INTR为止。在准备／繁忙信号R／(／B)从‘0’变为‘1’之后，在步骤507通过将基地址FBASE+64设定‘70H’而闩锁状态读指令，并在步骤508通过在基地址FBASE+80读取数据而读取状态字节。这里，若最低有效位(LSB)为‘0’，则判断写操作正常，否则判断写操作不正常。读取状态字节之后，在步骤509通过将基地址FBASE+2设定为‘FFH’而断开所选取的快速存储器。
参阅图7和图8。在逐块擦除操作方式下，在步骤701选择快速存储器。举例说，若选取快速存储器FM3，则基地址FBASE+2变为‘00H’。在步骤702，通过取将地址FBASE+64设定为‘60H’而闩锁逐块擦除设定指令。在步骤703，通过分别取基地址FBASE+16为A[8-15]和基地址FBASE+48为A[16-21]而闩锁地址。步骤703之后，在步骤704通过将基地址FBASE+64设定为‘D0H’而闩锁擦除指令。在步骤705，程序进入等待状态，直到准备／繁忙信号R／(1B)从‘0’变为‘1’为止，即直到微处理机130检测出中断信号INTR为止。在准备／繁忙信号R／(／B)从‘0’变为‘1’之后，在步骤706通过取基地址FBASE+64为‘70H’而闩锁状态读指令，在步骤707通过在基地址FBASE+80读取数据而读取状态字节。这里，若最低有效位(LSB)为‘0’，则判断除操作正常，否则判断擦除程序不正常。读取状态字节之后，在步骤708通过将基地址FBASE+2设定为‘FFH’的断开所选取的快速存储器。
综上所述，本发明的存储装置采用快速存储器，且借助快速存储器控制电路能逐页从快速存储器读数据和往快速存储器写数据及逐块擦除数据。
如上所述通过用快速存储器代替专用小型交换系统一般用作辅助存储装置的硬磁盘就可以提供小而轻巧的辅助存储装置。此外，通过用电子元件代替硬磁盘的机械元件，可以提高存储装置的可靠性和使用寿命。特别应该指出的是，这种存储装置缩短了操作时间。
虽然上面是就本发明的某一最佳实施例说明本发明的，但本领域的技术人员都道，在不脱离本发明在所附权利要求书所述的精神实质的范围的前提下是可以对上述实施例在形式和细节方面进行种种修改的。
权利要求
1．一种用于大量数据供应系统的存储装置，它包括一个接插件，用以将所述系统通过一个小计算机系统接口(SCSI)与所述存储装置连接起来；多个快速存储器；一个直接存储器存取(DMA)控制器，连接在所述接插件与所述各快速存储器之间，用以在其间逐页存取和传输数据；一个快速存储器控制电路，用以往／从各快速存储器写／读数据。
2．根据权利要求1的存储装置，其特征在于，所述快速存储器控制电路逐块擦除快速存储器中的数据。
3．根据权利要求1的存储装置，其特征在于，它还包括一个存储器，用以临时存储在接插件与各快速存储器之间传输的数据。
4．根据权利要求3的存储装置，其特征在于，所述存储器是个非易失性随机存取存储器。
全文摘要
一种带小计算机系统接口的存储装置,能高速读写大量数据。所述存储装置有多个快速存储器和一个控制电路,使各快速存储器可以逐页读写数据和逐块擦除数据。
文档编号G06F3/06GK1204807SQ9810638
公开日1999年1月13日 申请日期1998年4月9日 优先权日1997年4月10日
发明者高永薰 申请人:三星电子株式会社