专利名称：带有电缆通信电路的微处理机卡的制作方法
技术领域：
本发明涉及微处理机卡，它能够对利用与微处理机相配合的存储器所提供的数据或利用与其相连的终端所提供的数据进行运算操作。
简单说来，微处理机10(唯一的一个图)包括一个与程序存储器16相连通的中心单元12；一个数据存储器18以及一个RAM型存储器14,RAM是英语“Random Access Memory”的缩写。该微处理机10通过连线32及触针22与终端20连接。
由终端20加到触针22上的电信号都利用微处理机10通过所谓特定的通信程序进行分析，该特定的通信程序记录在程序存储器16中，此通信程序与通信协议适配，通信协议控制在卡与终端之间双向信息交换。
加到触针22上的电信号的分析成了中心装置12的一项漫长的任务，该工作任务调动了大部分存储器。
同样，微处理机10通过触针22向终端20的信息输出也占用了中心单元的时间和存储器中的位置。
因此本发明的目的就是制备一种不存在上述缺点的微处理机卡使得微处理机可抽出时间用于其它一些任务而且也可留出存储器的容量用于这类其它的任务。
本发明在于这样一种事实终端与微处理机卡之间的通信是通过一个通信装置实现的，所述装置是用硬接线电路插线形式的。
本发明的优点是卡的开发比较方便，尤其是减少了卡的鉴定时间、降低了鉴定成本费用，成为独立部分的通信装置可以只此一次地鉴定合格。
本发明涉及一种具有微处理机和触针的卡，其特征在于，微处理机通过一个非同步通信装置与终端相联通，该通信装置包括-分析由终端传输的电信号电路以便提供电脉冲序列，-电脉冲序列的校验电路用于确定电脉冲序列的完整性并提供一个表示校验状态的代码，-根据序列脉冲确定每个字符的电路，
一多个第一寄存器用于记录由字符确定电路所提供的命令字符和地址字符，并使它们可适用于微处理机，-多个第二寄存器用于记录由字符确定电路所提供的数据字符并使其可适用于微处理机，-与多个第一寄存器相配合的确认命令电路，用于分析命令字符并提供一种表示该命令接收状态的代码，-多个第三寄存器用于记录数据以及由微处理机所提供的命令的执行状态的代码，以及-把校验电路、命令确认电路及多个第三寄存器所提供的代码传输到终端的通信传输电路。
本发明可借助下面对一个特定实施例的描述而更好地加以理解，该实施例的说明是联系附图
而进行的，附图中的唯一一个图是具有本发明特征的微处理机卡的工作原理示意图。
正如前面所指出的那样，现有技术的微处理机卡30主要包括一个微处理机10，它与终端20的连接要通过用虚线表示的双向链接线32及触针22。由终端20加到触针22上的二进制电信号直接由微处理机10进行分析。此外，由微处理机10所提供的二进制电信号通过链接线32及触针22传输到终端20。
在这种结构中，微处理机10直接在双向通信过程中起作用，这就存在某些不足之处，尤其是在前面所阐述的那些缺点。
根据本发明，采用双向通信过程利用了一种通信装置40，它安装在触针22与微处理机10之间。
所述通信装置40包括-分析由终端20加到卡30触针22上的电信号的分析电路34；该电路34分析显示在触针22上的电信号，使其呈现二进制型电脉冲序列的形式；-二进制电脉冲序列的校验电路36用于确定电脉冲序列的完整性，也就是用于验证是否序列完全符合预定规则，例如通过应用二进制奇偶性数字或应用序列中的冗余码进行；该校验电路36提供一种二进制信号或二进制代码可表示出该链接线50上的验证结果；-根据已校验的序列脉冲确定每个命令或指令字符，地址或数据的确定电路38；
-多个第一寄存器42用于一方面记录命令或指令字符，另一方面也记录地址字符，如果由确定电路38对它们进行确定；一多个第二寄存器44用于记录由确定电路38所提供的数据字符；-命令确认电路52，它与多个第一寄存器42相配合以便分析命令或指令字符并提供一个二进制代码或信号，其表示链接线54上的命令接收的优劣；-多个第三寄存器46用于一方面记录由微处理机10所提供的数据，另一方面记录由微处理机10所提供的表示命令执行状态的状态代码，以及-传输电路48，可通过触针22在链接线50上把由校验电路36提供的信号和/或代码传输到终端20，在连接线54上由确认电路52，而在连接线56上由多个第三寄存器46提供的信号和/或代码经触针22传输到终端。
组成通信装置40的各个不同电路都适合于早已选定的通信协议。该通信协议是非同步型的而且可以是称为RS232的公知协议，这是关于所谓个人信息处理机及其外围设备之间通常使用的系列连接，或者称为V22、V23、等等...这是关于调制解调器连接。
为了检验脉冲序列的完整性，终端20应设计成可为传输的信号中增加一种冗余信息，校验电路36能检验该信息的存在。问题可能在于二进制数字或奇偶位的存在或者冗余循环码的存在。要指出的是，大量的通信协议对这样的冗余度都作出规定以检验传输信息完整性。在这种验证没有结果的情况下，命令不被执行并且利用一个链接线50上的代码指示该判定。
这种完整性的检验只涉及对应序列脉冲的二进制数字序列串；命令的检验是由确认电路52进行的，该电路可确定控制是完全和准确的并通过接线54用一个特定代码指示出来。在出现错误的情况下，电路52可用另一个特定代码将其指示出来。这些特定码传输到传输电路48而且也传输到字符确定电路38以便在准确确认的情况下使其对它指示出后面的字符被切换到多个第二寄存器44，这些寄存器是在该命令之后，如果后者确实按其完整性被接收而为记录由终端所传输的数据提供的。
权利要求
1．一种具有微处理机(10)和触针(22)的卡(30)，其特征在于，微处理机(10)利用通信装置(40)与终端(20)相联通，该通信装置是以硬接线电路的形式安在触针(22)及微处理机(10)之间，并且根据非同步通信协议以及校验传输信号完整性而进行操作。
2．根据权利要求1所述的卡，其特征在于，所述的通信装置(40)包括-用于分析由终端(20)所传输的电信号的分析电路(34)以便提供序列电脉冲，一用于校验电脉冲序列的校验电路(36)以确定电脉冲序列的完整性并提供一种可表示校验状态的代码(50)，-由序列脉冲确定每个字符的测定电路(38)，-多个第一寄存器(42)用于记录由字符确定电路(38)所提供的命令及地址字符并使其可适用于微处理机(10)进行处理，-多个第二寄存器(44)用于记录由字符确定电路(38)所提供的数据字符并使其适用于微处理机(10)进行处理，-用于确认命令的电路(52)，它与多个第一寄存器(42)相配合以便分析命令字符并提供一个可表示该命令接收状态的代码(54)，一多个第三寄存器(46)用于记录由微处理机(10)所提供的命令执行状态及数据的代码，以及-向终端(20)传输代码的通信电路(48)，这些代码是由校验电路(36)、命令确认电路(52)及多个第三寄存器(46)所提供的。
3．根据权利要求2所述的具有微处理机及触针的卡，其特征在于分析电路(34)能探测所传输的信号并能使其表示成二进制型电脉冲序列的形式。
4．根据权利要求2或3所述的微处理机卡，其特征在于校验电路(36)可检验是否存在奇偶性位二进制数字或冗余循环码，并可提供一个信号或相应代码。
全文摘要
本发明涉及一种带有微处理机(10)和触针(22)的卡。该发明主要在于:有一个非同步型通信装置(40)安装在触针(22)与微处理机(10)之间以便减轻微处理机通信任务的负担并因此而可以最佳利用微处理机(10)的中心装置(12)及相关的存储器(14,16,18)。该装置(40)主要包括:分析电路(34)、脉冲序列完整性的校验电路(36)、按脉冲序列确定字符的确定电路(38)以及几组寄存器(42、44和46),它们都与微处理机(10)相连。本发明在微处理机智能卡方面的应用。
文档编号G06K19/07GK1289426SQ9980244
公开日2001年3月28日 申请日期1999年1月14日 优先权日1998年1月27日
发明者斯蒂芬·雷昂, 帕斯卡尔·库尔曼, B·戈梅兹 申请人:格姆普拉斯有限公司, 斯蒂芬·雷昂, 帕斯卡尔·库尔曼